Устройство для определения несовпадения частотных сигналов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сава Советских Социалистических Республикприсоединением заявк Приорите МПК б 051 Ст 01 з УДК 621,398;654.93Комитет оо делам аабретеннй и открытий арн Совете Министров СССР6.1,1970. Бюллетеньликова ата опубликования описания З.Ч 1,1970 АвторыизобретенЗаявител якин т Е. И, Артамо Рязанский филиал Спе в иефтеперерабо и телемеов, Ю. Д, Митрохин и А. И. Миального конструкторского бюке и нефтехимии и Институт ааники (технической кибернети авто атикетики 31,ь ро вто ки) ЛЯ ОПРЕДЕЛЕНИЯ НЕСОВПАДЕНИЯАСТОТНЫХ СИГНАЛОВ ТРОЙ СТВ том случ вых -5 г еменно имналу.нальная схе- У каналов симпульсов коде,Изобретенне относится к области телемеханики и вычислительной техники.Известно устройство для определения несовпадения частотных сигналов, содержащее на каждый канал входной блок и блок формирования выходных импульсов, выполненные на лопичесиих элементах.Предлагаемое устройство отличается от известного тем, что оно содержит общее для всех каналов синхронизирующее устройство для формирования последовательностей импульсов по соответствующим шинам, подсоединенным к входному блоку и блоку формирования выходных импульсов; входной блок каждого канала содержит два триггера с раздельными входами, прячем к одному входу первого триггера через схему совпадения подключен единичный выход второго триггера, шина синхронизации и источник частотных сигналов данного канала, к другому входу первого триггера подсоединен через схему совпадения нулевой выход второго триггера и шина синхронизации, к первому входу второго триггера подсоединена шина синхронизации, а ко второму входу подключены через схему совпадения единичный выход первого триггера я шнна синхронизации; блок формирования выходных импульсов состоит из триггеров памяти с раздельными входами, соответствующих числу хранимых импульсов по одному каналу, и схем совпадения на входах и выходах этих триггеров, прячем к единичным входам триггеров подсоединены схемы совпадения, ко входам которых соответственно под ключены единичный выход первого триггеравходного устройства, единичный выход каждого предыдущего триггера и шанины синхрониза,ции, выходы триггеров. Устройства формярования соединены с логическими схемами де шифратора позиционного кода в двоичный.Это позволяет повыоить помехоустойчивостьи надежность работы предложенного устройства, что достигается за счет синхронизации времен записи и считывания информации, ис пользования двойной записи иноформации наединичный входной сигнал. Снаряжение выходной частоты достигается за счет использования промежуточной памяти по каждому каналу. т - число хранимых одновпульсов по каждому к На чертеже приведена функци предлагаемого устройства яз иенцем до трех входны =3) и с выдачей в двоичномд=б+ т. Устройство содержит устройство временного разделения и запояинания импульсов первого и второго каналов 1, 2, синхронизирующее устройство 3; шины 4 - 11 синхронизирующих импульсов, входной блок 12, блок 13 формирования выходных импульсов, логические схемы ИЛИ - НЕ 14, 15 и 16, логические схемы 17 - 26 совпадения, статические триггеры 27 - 31 с раздельными входами; вх 11 вхгвх т ШИНЫ ИСТОЧНИКОВ СИГ нала Ж каналов; каналы 1, канал 2, , У - шины синхронизирующих импульсов каналов.Синхронизирующее устройство 3 формирует последовательность импульсов 01 - О общую для всех каналов, следующих друг за другом с временным сдвигом, поступающих на шины 4 - 11 синхронизирующих импульсов.Число шин синхронизации определяется соотношением Устройство временного разделения и запоминания импульсов 1 канала состоит из входного блока 12 и блока 13 формирования выходных импульсов.ВходноЙ блок 12 каждого канала состоит из двух триггеров 27 и 28 с раздельными входами и схем 17, 18,и 19 и 20 совпадения. На шину 1 вх входного блока поступают импульсы источника оигнала, длительность которых ограничивается следующим соотношениемТ, (т(2 Т где т - длительность импульсов источникаоигн ал а;Т, - период частоты синхронизирующихимпульсов,Это условие обеспечивает одинарное или двойное совпадение во времени импульса источника сигнала с синхронизирующим импульсом У 5 на шине 8.В начальном состоянии входного блока триггер 27 находится в состоянии О, триггер 28 - в состоянии 1. Триггер 27 в состоянии 1 переводится прои совладении импульса источника сигнала с пятым импульсом Оинхронизации. По третьему импульсу У, следующей последовательности импульсов синхронизации срабатывает схема 19 совпадения и триггер 28 установится в состоянии О, тем самым запрещается прохождение сигналов через схему 20 совпадения на вход триггера 27 при вторичном совпадении этих же импульсов. С приходом импульса У 4 второй последовательности срабатывает схема 18 совпадения, и триггер 27 устанавливается в состояние О. По импульсу Уз третьей последовательностч триггер 28 переходит в положение 1, и вся схема принимает исходное состояние.Блок 13 формирования выходных импульсов состоит из триггеров 29, 30 и 31 памяти с раздельными входами соответствующих числу хранимых импульсов по одному каналу, и схем совпадения на входах и выходах этих триггеров 21 - 26. К единичным входам триг 5 10 15 20 25 Зо 35 40 45 50 55 60 65 геров подсоединены схемы 22, 26 и 26 совпа. дения. Ко входам этаких схем совпадения соответственно подключены единичный выход триггера 27 входного блока и шины 11, 10 и 9 синхронизации, начиная со старшей. Выходы триггеров устройства формирования выходных импульсов соединены с дешифратором позиционного кода в двоичный, состоящим из схем 21, 23, 24 совпадения.В исходном состоянии триггеры блока находятся в состоянии О. С поступлением импульса источника сигнала триггер 27 входного блока устанавливается в состояние 1, По импульсу с 1, синхронизации первой последовательности первый триггер 29 блока формирования выходных импульсов перебрасывается в состояние 1.С приходом второго импульса на шинутриггер 30 через схему 26 совпадения устанавливается в состояние 1 по импульсу синхронизации с 1,.Триггер 31 устанавливается в состояние 1 пРи наличии тРетьего импУльса на шине 1 вх и импульсу С 1, синхронизации.На чертеже не даны переключатели каналов, формирующие последовательность сдвинутых импульсов первого, второго каналов 1;2 и Л, следующих друг за другом с временным сдвигом,С приходом импульса кан ал а 1 н а шинупо импульсу 1/1 синхронизации производится выдача двоичного кода с дешифратора (схемы 21, 23, 24 совпадения) и общей сборки 16 и 16, по У 2 - со схемы 17 совпадения и с выхода схемы 17 совпадения - начальная установка первого канала.Для всех остальных каналов выдача двоичного кода и начальная установка производится по У, и У 2 импульсам синхронизации с приходом соответствующего импульса канала.Изменяя количество триггеров и схему дешифратора в блоках формирования выходных импульсов и соответственно число шин синхронизации, можно менять выходную частоту.Пр едм ет изобретенияУстройство для определения несовпадения частотных Оигналов, содержащее на каждый канал входной олок, блок формирования выходных импульсов, выполненные н логических элементах, и дешифратор, отличающееся тем, что, с целью повышения быстродействия и увеличения надежности, оно содержит общее для всех каналов синхронизирующее устройство для формирования последовательностей импульсов по соответствующим шинам, подсоединенным к входному блоку и блоку формирования выходных импульсов; входной блок каждого канала содержит два триггера с раздельными входами, причем к одному входу первого триггера через схему совпадения подключен единичный выход второго триггера, шина синхронизации и источник частотных сигналов данного канала, к другому входу первого триггера подсоединен через схему соведак Заказ 1319 у 6 Тираж 500 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква Ж;35, Раушская наб., д. 45 Типография, пр. Сапунов падения нулевой выход второго триггера и штина синхронизации, к первому входу второго триггера подсоединена шина синхронизации, а ко второму входу подключены через схему совпадения единичный выход первого триггера и шина синхронизации; блок формирования выходных импульсов состоит из триггеров памяти с раздельными входами, соответствующих числу хранимых импульсов по одному каналу, и схем совпадения на входах и выходах этих триггеров, причем к единичным входам триггеров подсоединены схемы совпадения, ко входам которых соответственно подключены единичный выход первого триггера 5 входного устройства, единичный выход каждого предыдущего триггера и шины синхронизации, выходы триггеров устройства формирования соединены с логическими схемами дешифратора позиционного кода в двоич ный.