Реверсивный двоичный счетчик с исправлением ошибок

251273 Союз Советских Социалистических РеспубликПриоритетОпубликовано 26.Ч 111,1969. Бюллетень2Дата опубликования описания 9.11,1970 Комитет по делам изобретений и открыт при Совете Министре СССР. Жук аявите ЕВЕРСИВНЫЙ ДВОИЧНЫЙ СЧЕТЧ С ИСПРАВЛЕНИЕМ ОШИБОКПредложенный реверсивный двоичный, счетчик с исправлением ошибок относится к области цифровой техники и может быть применен в устройствах автоматики, телемеханики и вычислительных машинах,Известны,реверсивные двоичные счетчики с исправлением ошибок, содержащие триггеры информационных разрядов, разделенные на группы в соответствии с избранным систематическим кодом, триггеры контрольных разрядов, дешифраторы паритета указанных групп и соответствующих им контрольных разрядов, дешифратор для определения места ошибки, узел управления, кодирующие устройства, связанные схемами ИЛИ со счетными входами триггеров контрольных разрядов.Однако в известных счетчиках кодирующие устройства, связанные со входами триггеров контрольных, разрядов, сложны,предлагаемый,счетчик отличается от известных тем, что в нем каждое кодирующее устройство содержит дешифрат 0 ры двух типов,по виду соединения их входов с выходами информационных разрядов счетчика, причем входы каждого дешифратора одного типа соединены с инверсным при сложении (прямым при вычитании) выходом нечетного разряда в каждой группе триггеров и прямыми при сложении (инверсными при вычитании) выходами всех предыдущих разрядов счетчика, а со входами каждого дешифратора другого типа соединены прямые,при сложении (инверсные при вычитании) выходы разрядов счетчика, расположенных,подряд, начиная с его младшего разряда и кончая нечетным разрядом данной группы, и объединенные по схеме ИЛИ инверсные при сложении (прямые при вычитании) выходы разрядов, не принадлежащих к данной группе и расположенных подряд, начиная с соседнего старшего после нечетного разряда данной группы; в каждом кодирующем устройстве количество дешифраторов первого типа равно количеству всех нечетных разрядов данной группы, а количество дешифраторов второго типа равно количеству таких нечетных разрядов данной группы, для которых соседний старший разряд не принадлежит к данной 20 группе.Это позволяет упростить кодирующие устройства в счетчике.Блок-схема, предложенного счетчика приведена на чертеже.Предложенный реверсивный двоичныйсчетчик с исправлением ошибок при помощи корректирующего систематического кода содержит триггеры 1 информационных разрядов, разделенные на группы в соответствии с 30 избранным систематическим кодом, триггеры45 50 55 60 65 32 контрольных разрядов, дешифраторы 3 паритета указанных групп и соответствуощих им контрольных разрядов, дешифратор 4 для определения места ошибки, узел 5 управления, кодирующие устройства б, связанные схемами ИЛИ 7 со счетным входом каждого триггера 2 контрольного разряда. Для приема, колов в счетчик на входах триггеров 1 и 2 могут быть установлены схемы И 8, у которых входы 9 предназначены для соединения с кодовыми шинами какого-либо внешнего устройства, Шина 10 служит для подачи импульсов сложения, шина 11 - импульсов вычитания и шина 12 - импульсов приема кодов в счетчик, Узел 5 состоит, например, из собирательной схемы 13, объединяющей шины 10, 11, 12 с контрольным входом 14, и линии задержки 15 для подачи задержанного стробирующего импульса на дешифратор 4.Каждое кодирующее устройство б содержит дешифраторы двух типов - 1 б и 17 по виду соединения их входов с выходами триггеров 1 информационных, разрядов,Входы каждого дешифратор а 1 б соединены с инверсным при сложении (прямым при вычитании), выходом нечетного разряда в каждой группе триггеров и прямыми при сложении (инверсными при вычитании) выходами всех, предыдущих разрядов счетчика. Со входами каждого дешифратора 17 соединены прямые при сложении (инверсные при вычитании) выходы разрядов счетчика, расположенных подряд, начиная с его младшего разряда и кончая:нечетным разрядом данной группы, и объединенные по схеме ИЛИ инверсные при сложении (прямые при вычитании) выходы разрядов, не,принадлежащих к данной группе и расположенных подряд, начиная с соседнего старшего после нечетного разряда данной группы. Указанные связи дешифраторов 1 б и 17 с триггерами 1 могут быть осуществлены путем прямых соединений или при посредстве цепей переноса (займа) счетчика. В каждом кодирующем устройстве б количество дешифраторов 1 б равно количеству всех нечетных разрядов данной группы, а количество дешифраторов 17 равно количеству таких нечетных разрядов данной группы, для которых соседний старший разряд не принадлежит к данной группе.Счетчик работает следующим образом.В режиме сложения (вычитания) очередной входной импульс, счета по шине 10 (11) подается на триггеры 1, узел 5 и через кодирующие устройства б - на триггеры 2. Кодирующие устройства б по предыдущему состоянию триггеров 1 информационных разрядов подготавливают формирование сигналов для изменения значений соответствующих триггеров 2 контрольных разрядов и вырабатывают эти сигналы при поступлении указанного стробирующего импульса счета. При этом дешифраторы 1 б изменяют значения контрольных,разрядов в тех случаях, когда 5 10 15 20 25 30 35 40 4в информационном разряде, являющемся нечетным в контролируемой группе разрядов счетчика, начиная с ее младшего разряда, происходит изменение значения с О на 1 при сложении или с 1 на О при вычитании. Дешифраторы 17 изменяют значения контрольных, разрядов в тех случаях, когда перед очередной операцией счета первый со стороны младшего разряда О при сложении или первая 1 при вычитании содержится в информационном разряде, не входящем в данную группу, а в информационных разрядах, содержащих при этом, начиная с младшего разряда подряд только 1,при сложении или только О при вычитании, содержится нечетное количество разрядов данной группы. В это же время осуществляется прибавление (вычитание) очередного импульса счета в триггерах 1. Во время паузы между импульсами счета на выходах дешифраторов 3 вырабатывается код номера разряда, содержащего ошибку. Дешифратор 4 вырабатывает сигнал, который при поступлении стробирующего импульса от узла 5,подается на счетные входы триггеров 1 и 2, содержащих ошибку, и изменяет состояние этих т 1 риггеров на обратное. При наличии неисправленной ошибки может быть осуществлена блокировка подачи импульсов по шинам 10, 11, 12.В режиме приема кодов импульс,приема по шине 12 подается на узел 5 и стробирует схема И 8, через которые код из какого-либо внешнего устройства принимается в триггеры 1, 2. Далее работа дешифратрров 3, 4 осуществляется так же, как и в,режиме сложения (вычитания). Для исправления ошибок, возникающих в счетчике во время длительной паузы, может быть подан импульс,на контрольный вход 14 узла 5. Предмет изобретения Реверсивный двоичный счетчик с исправлением ошибок, содержащий триггеры информационных разрядов, разделенные на группы в соответствии с избранным систематическим кодом, триггеры контрольных разрядов, дешифраторы паритета указанных групп и соответствующих им контрольных разрядов, дешифратор для определения места ошибки, узел управления, кодирующие устройства, связанные схемами ИЛИ со счетными входами триггерав контрольных разрядов, отличаюи 1 ийся тем, что, с целью упрощения кодирующих устройств, каждое кодирующее устройство содержит дешифраторы двух типов по виду соединения их входов с выходами информационных разрядов счетчика, причем входы каждого дешифратора одного типа соединены с инверсным при сложении (прямым при вычитании) выходом нечетного разряда в каждой группе триггеров и прямыми при сложении (инверсными при вычитании) выходами всех предыдущих разрядов счетчика, а со входами каждого дешифратоЗаказ 3919/10 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва Ж, Рау.нсдап наб., д. 4,5 Типография, пр. Сапунова, 2 ра другого типа соединены прямые при сложении (инверсные,при вычитании) выходы разрядов счетчика, расположенных подряд, начиная с его,младшего разряда и кончая нечетным разрядом данной группы, и объединенные по схеме ИЛИ инверсные при сложении (прямые при вычитании) выходы разрядовне принадлежащих к данной группе и расположенных подряд, начиная с соседнего старшего после нечетного разряда данной группы; в каждом кодиругощем устройстве количество дешифраторов первого типа равно количеству всех нечетных разрядов данной группы, а количество дешифраторов второго типа равно количеству таких нечетных разрядов данной группы, для которых соседний старший разряд не принадлежит к данной группе.