Номер патента: 220632

Авторы: Березна, Моисеева, Чирков, Шауман

ZIP архив

Текст

ОПИСАНИЕИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 220632 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 26.1 Х.1966 ( 1104575/26-24с присоединением заявкиПриоритет Кл, 42 тпз, 7/4 МПЬ; 6 061УДК 681,325,57 (088.8) Комитет оо делам изобретений и открытий ори Совете Министров СССРпубликовано 28,Ъ 1.1968. Бюллетень20ата опубликования описания 9,1 Х,1968 Авторыизобре 1 ения А. М. Шаумаи, М. К. Чирков, И. Я. Березиая числительный центр Ленинградского Государ им, А. А; ЖдановаГ. Н, Моисееваенного университета Заявител УСТРОЙСТ НОЖЕН звестны устрои регистры, сум ей и логически На чертеже ства для умн случая арифм вательного сч Устройство и результата,3, блок 4 ана рядов множи множителя, эета.содержитрегистр 2лиза множ еля, выхолементы 7 регистр 1 множителя множимого, сумматор ителя, счетчик б разд б анализатора цифр и 8 совпадения, разВ вь 1 числительной технике и ства умножения, содержащие матор, блок анализа множител схемы. Предлагаемое устройство отличается от известных тем, что с целью экономии оборудования вход регистра множителя соединен с выходами элемента запрета и первого элемента совпадения, выход регистра связан с первым входом второго элемента совпадения и входом записи элемента запрета. Второй вход второго элемента совпадения, вход запрета элемента запрета и первый вход первого элемента совпадения подключены к выходу схемы счетчика разрядов множителя. Второй вход первого элемента совпадения соединен с выходом сумматора. Вход схемы округления подключен к выходу схемы счетчика разрядов множителя, а выход - ко входу сумматора,представлена блок-схема устрой ожения а-разрядных чисел для етического устройства последо решающие прохождение кода числа, хранящегося в регистре 1, элемент 9 запрета, управляющий перезаписью числа в регистре 1, элемент 10 совпадения, управляющий выдачей резуль тата суммирования в регистр 1 и схему 11округления.Выход регистра 1 соединен с одним из входов каждого из элементов 7 и 8 совпадения и входом записи элемента 9; второй вход эле мента 8 соединен с устройством управлениявычислительного устройства и входом запрета 12 элемента 9; второй вход элемента 7 - с выходом 13 схемы счетчика разряда множителя и входом запрета 12 элемента 9. Выход эле мента 7 соединен со входом 14 сумматора, выход элемента 8 - со входом блока анализа множителя, выход элемента 9 - со входом регистра 1. Выход 15 схемы счетчика соединен со входом округления, а выход 1 б - с устройст вом управления концом операций вычислительного устройства. Выход б соединен с устройством управления вычислительного устройства, выход регистра 2 - со входом этого же регистра и входом 17 сумматора, выход схемы 25 округления - со входом 18 сумматора. Выход19 сумматора соединен с одним входом элемента 10, другой вход этого элемента соединен с выходом 13, а выход - с выходом регистра 1. Регистры 1 и 2 допускают сдвиг только 30 вправо.Устройство работает следующим образом(множитель записан в регистре 1, множимос -в регистре 2).В пачалс операции происходит сдвиг множи)сля,;а один разряд вправо. Одновременно изустройства управления вычислительным устройством поступает импульс па вход элементаЬ и вход запрета элемента 9, При этом младшая цифра множителя поступает в анализатор цифр множителя, а в счетчик разрядовмножителя записывается единица.Пусть цифра младшегс разряда множителяа, - це нуль, тогда начинаются сдвиги в регистрах 1 и 2. Сигналов на вход запрета элемента 9 не поступает. В результате в регистрах 1и 2 начинается перезапись чисел, т. е, младшне разряды чисел переписываются в старшие,и кроме того, разряды множимого, начиная смладшего, поступают в сумматор 3 (выдача ссумматора на вход регисгра 1 запрещена).При выдаче (и - 1)-го разряда множимогопроисходит выдача сигнала со счетчика 5 разрядов множителя на схему 11. По этому сиг 1 алу с выхода схемы 11 на сумматор 3 пода.ается число - , где а - Основание системы2счисления (например, для десятичной подаетсячисло 5). Если цифра (п - 1)-го разряда больашс или равна, в сумматоре образуется еди 2ница переноса в старший разряд, т. е, происходит Округление п-го разряда множимого.При выдаче п-го разряда из регистров прекращается перезапись в регистре 1, так как изсхемы счетчика разрядов поступает сигнал навход элемента 7 и вход запрета элементов 9.При этом разрешается выдача на сумматори-го разряда множителя (в первом цикле этобудет нуль). Таким образом, происходит сложение п-го разряда множимого и, если естьединицы переноса, с записью результата встарший разряд регистра 1, так как открытэлемент 10.После окончания этого цикла происходитвычитание единицы из цифры множителя, поступавшей в начале операции в блок 4, Происходит повторный анализ оставшегося значения цифры множителя, Если она не равна нулю, процесс, описанный выше, повторяется,Только теперь происходит сложение и-го разряда множимого с промежуточным результатом, записанным в регистре 1, и, если есть,единицей переноса от округления. Количествоописанных циклов сложения будет равно цифре исследуемого разряда множителя. При этомв регистре 1 получают промежуточный результат, равный а, (Ь+Лп),где а 1 - младший разряд множителя, Ь -старший п-ный разряд множимого,В том случае, если анализируемое значениеразряда множителя равно нулю, производитсясдвиг регистра 1 вправо. При этом сигналомиз устройства управления открывается элс 5 мент 8 и закрывается элемент 9. Следующаяцифра множителя поступает в блок 4, и в счетчик 5 разрядов заносится еще одна единица.При умножении на цифру следующего разряда множителя все происходит аналогично опн 10 санному за исключением ТОГО, что в связи сзаполнением счетчика 5 разрядов на единицупроисходит округление (п - 1) -го разряда, т, е.- поступает в сумматор одновременно с215 (п - 2) -ным разрядом множимого. При этомчерез элемент 9 будет переписываться (и - 2)младших разряда регистра 1, а в сумматор через элемент 7 будут переписываться 2 старшихразряда, С промежуточным результатом умно.20 жения складывается теперь не старший п-йразряд множимого, а два старших, п-й и(и - 1) -й разряды множимого,В результате этого цикла происходит умно.жение а 2 (Ь+Ьа +Ли - 1), а промежугоч.25 ный результат равняетсяа, (Ь+ Л и) + а, (Ь+ Ь, 1 + Л и - 1).При умножении на к-й разряд множителя всвязи с заполнением счетчика к единицами окЗо ругление происходит (и - к+1) -го разрядаамножимого, т. е. в сумматоре - будет склады 2ваться с (и - к) -ным разрядом множимого, ак промежуточному результату будут прибавЗ 5 ляться к старших разрядов множимого.При умножении на последнюю цифру множителя происходит умножениеа(Ь+Ьа 1++ Ь, + Л 1),40 и в регистре 1 записан результат, равныйа,(Ьп+ЛЬ)+а,(Ьл+ Ьп 1+Л - 1)+++ а(Ь+ Ь, 1++ Ь 1 + Л 1).Множимое сохранено в регистре 2.45 Счетчик 5 разрядов заполнен, и с его выхода 1 б поступает сигнал конца операции в устройство управления концом операции и вычислительного устройства. Если количество значащих разрядов множимого и множителя в50 сумме не превосходит п, то результат произведения, полученный данным способом, будет абсолютно точным. В противном случае результат будет приближенным, но в наихудшем случае относительная погрешность произведения55 аП и - 1не превышаетП 2 хь Предмет изобретения Устройство умножения, содержащее регистры, сумматор, блок анализа множителя, логические схемы, отличаюи 1 ийся тем, что, с целью экономии оборудования, вход регистра 65 множителя соединен с выходами элемента за"220632 Составитель В. А. СубботинТехред А. А, Камышникова Корректор Л, В, Наделяева 1 едактор Е, В. Семанова Закан 2607/15 Тираж 530 ПодписноеЦ 11 ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, 2 прста и первого элемента совпадения, выход регистра связан с первым входом второго элемента совпадения и входом записи элемента запрета, второй вход второго элемента совпадения, вход запрета элемента запрета и первый вход первого элемента совпадения подклосны и выходу схемы счетчика разрядов множителя, второй вход первого элемента совпадения соединен с выходом сумматора, вход схемы округления подкл 1 очен к выходу схемы 5 счетчика разрядов множителя, а выход соединен со входом сумматора.

Смотреть

Заявка

1104575

Вычислительный центр Ленинградского Государственного университета

А. М. Шауман, М. К. Чирков, И. Я. Березна, Г. Моисеева

МПК / Метки

МПК: G06F 7/52

Метки: умнож1ения

Опубликовано: 01.01.1968

Код ссылки

<a href="https://patents.su/3-220632-ustrojjstvo-umnozh1eniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство умнож1ения</a>

Похожие патенты