Способ многотактного выполнения логическихопераций

220620 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСИОМУ СВИДЕТЕЛЬСТВУ Сова Советскиа Социалистически РеспубликЗависимое от авт. свидетельстваЗаявлено 09.Х 1.1965 ( 1035648/26 с присоединением заявкиПриоритет л, 42 гп МПК б 06 Ковитет по иаооретений и при Совете М СССРеламткрытиистро К 681,325,65(088.8 8, Бюллетень20 бликован ата опубликования описания 7.Х.19 Авторизобретени А. А, Сыче Заявитель МНОГОТАКТНОГО ВЫ ПОЛ Н Е Н ИЯОПЕРАЦИЙ СП Х Ч 2 Известен способ мпоготактного выполнения логических операций, при котором операця ИЛИ осуществляется синхронной подачей входных сигналов на входы элемента ИЛИ, а операция И и НЕ реализуется подачей сигналов входных последовательностей по очереди на входы 1 и О элемента, памяти.Предложенный способ отличается от известных тем, что, с целью упрощения и повыщения надежности выполнения логических операций, входные последовательности сигналов с элементов памяти и ИЛИ подают без промежуточных вентилей па другие элементы памяти и ИЛИ, а логическую функцию считают выполненной, е ли хотя бы один из сигналов выходной последовательности логической схемы является заданной функцией ее входных сигналов.На фиг. 1 представлена временная последовательность двоичных сигналов; на фиг. 2 - схема, реализующая дизыонкцию пар; на фиг, 3 - схема, реализующая коньюнкцию пар; на фиг. 4 - схема, реализующая отрицание пары.В многотактных схемах используется возможность строить логические схемы без совпадения логических сигналов, Этот способ рассмотрим на примере четырехтактной феррит-триодной схемы. На вход записи 1 феррит-триодной ячейки памяти (ФТЯ) во время первого такта подастся сигнал х, а во время второго такта на вход записи О этой же ячейки подается сигнал у (на этот же вход во время четвертого такта подается тактовый 5 сигнал О). Выход этой ячейки во время второго такта эквивалентен операции 11 над входными сигналами х и у, а во время четвертого такта - операции ЗАПРЕТ, т. е.выход ячейки описывается парой функции 10 И и ЗЛПРЕТ. Чтобы выполнить одну изэтих операций известным способом, последовательно с выходом ячейки подсоединяется вентиль, управляемый некоторым тактовым сигналом. Если, например, этот тактовый сиг нал открывает вентиль во время второго такта и не открывает его во время четвертогз такта, то выход вентиля во время второго такта эквивалентен операции 11, а в остальные моменты цикла сигнал на выходе равен 20 нулю. Недостатком этого способа являетсяналичие вентиля после каждой феррит-триодной ячейки, так как это существенно усложняет схему. Важно отметить, что необходимость вентиля вытекает из того, что одна из 25 пары функций И и ЗЛПРЕТ, которыеописывают выход ячейки, рассматривается как помеха, от которой избавляются с помощью вентиля, стоящего после каждой ячейки.Особенностьо предлагаемого способа явля ется то, что т никакой необходимости избав 220620г=х. ляться от помех. Более того, в этом случае существенным образом используются пары функций, которые в общем случае могут отличаться от функций И и ЗАПРЕТ. Поэтому такие пары функцийибудем записывать в виде (. Ь)На фигурах представлены временные диаграммы, поясняющие работу схем. Сигналы, которые могут быть равны либо О, либо 1, обозначаются на диаграммах пунктирами. Сигналы, тождественно равные 1 (тактовые сигналы), изображаются сплошными линиями.На фигурах цифрами указываются входы и выходы схем ИЛИ и ячеек памяти.Предлагаемый способ позволяет выполнять любую логическую функцию, используя лишь многотактные регистры, схемы ИЛИ и специальное представлечие информации в виде пар сигналов, при этом к сигналам в схеме не предъявляется никаких специальных требований.Поясним понятие пары сигналов. Пусть имеется временная последовательность некоторых двоичных сигналов х и х (см. фиг. 1)х х , х , х1+а г2 и(к=0, 1, 2,) Индексы внизу справа указывают соответствующие моменты времени. Пусть при этом в остальные моменты времени сигналы х и х тождественно равны нулю и .п. и=4. Эта последовательность полностью описывается циклическими парами сигналовх, , х, А = 0,1,2),1 п . й 2 и . й для которых вводим обозначение (х, х, ), При описании логических схем подробно рассматривается один какой-нибудь цикл, напри. мер нулевой (А=О),В частном случае может оказаться, что х=О, тогда получается обычное представление информации в многотактных схемах. Например, выход ФТ 51, опрашиваемой тактовым генератором в моменты 1+4, , описывается переменной х, или парой (х х,).Пара (х, х) равна, по определению функции если выполняется по крайней мере одно из равенств. Для определенности будем считать, что должно выполняться первое условие. Покажем, что, используя обычные схемы, многотактные регистры сдвига и схемы ИЛИ, над парами сигналов можно выполнять операции ИЛИ, И и НЕ. Таким образом, можно реализовать любую логическую функцию, так как перечисленные элементарные операции образуют полный набор,5 10 15 20 25 30 35 40 45 50 55 60 65 П р и м е р 1. Дизъюнкция пар реализуетсясхемой на фиг. 2. Пусть на входы 1 и 2 обычной схемой ИЛИ подаются соответственнодве,пары (х х,) и (у у), равныесоответственно х, и у, . Так как пары поступают на входы схемы ИЛИ синхронно,то ее шина 3 описывается парой (х, / ух /ус ). Эта пара равна функции х,/у,Следовательно, схема ИЛИ преобразует входные пары в выходную пару, равнуюдизъюнкции входных пар.П р и м ер 2. Коныонкция пар реализуетсясхемой на фиг. 3. На вход 4 феррит-триоднойячейки памяти в и-тактной схеме подаетсяпара (х х, ), а на шину 8 записи О -пара (у,у/ О), где О, - тактовыйсигнал, эквивалентный 1; а , ;,исвязаны соотношениями 1, (,( , (Г.,1 - , (и - 1, 1 - 1, (и - 1.Пара (у у, / О ), получается на выходе 5 схемы ИЛИ из пары (у у, ) навходе 1 и пары (Ос О, ) на входе 2.Выход Б упомянутой ячейки памяти описывается парой (х, у )(х, ус, / х,)равной операции И над сигналамих и у, . Таким образом, с помощьюпростой ячейки памяти и схемы ИЛИ,преобразуя входные пары, можно получитьвыходную пару, равную логическому произведению входных.П р и м е р 3. Схема задержки пары.Полагая в предыдущем примере, что пара(у у, / О, ) равна паре (д 6 с,),получаем выходную пару ячейки памяти.(х, ) (х, ) которая равна входной, но сдвинута во времечи относительно первой. Так осуществляетсязадержка пары. Видно, что при этом расстояние во времени между членами парыможно менять.П р им ер 4. Отрицание пары (фиг. 4).Покажем, как выполнить логическое отрицание пары, т. е. из пары (у, у) получить пару (у, Ч), где у - какая-то не интересующаянас функция. Если в примере 2 взять в каче.стве пары (х, х) пару (О О, ) на входе4, то выход 5 ячейки эквивалентен паре уг(у ),), которую подаем на вход схемыИЛИ. С помощью этой схемы, подавая наее вход 6 пару (О 0,), получаем пару6, / у, (у,), . Эту пару подаем навход 7 записи О другой ячейки памяти навход 8 записи 1 которой подается параХ Х 1 2 ф,2 тически произвольная величина, так как второй член пары (О О, ) равен нулю.Выходная пара на выходе 9 второй ячейки равна(Уг, )г,(Ук,)г,)с,+иПервый ее член равен отрицанию уПредмет изобретенияСпособ многотактного выполнения логических операций, при котором операция ИЛИ осуществляется синхронной подачей входных сигналов на входы элемента ИЛИ, а операция И и НЕ реализуется подачей сигналов входных последовательностей по очереди на входы 1 и 0 элемента памяти, отличающийся тем, что, с целью упрощения и повышения надежности выполнения логических операций, входные последовательности сигналов с элементов памяти и ИЛИ подают бсср промежуточных вентилей на другие элементы памяти и ИЛИ, а логическую функцию считают выполненной, если хотя бы один из сигналов выходной последовательности логической схемы является заданной функцией ее входных сигналов.