Индикатор равенства потоков приращений для цифровых дифференциальных анализаторов

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ й АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 09.Х.1964 ( 924028/26-24) Кл. 42 тп, 14 присоединением заявкиПриоритетОпубликовано 08.Х 11,1967, БюллетеньДата опубликования описания б.11.19 б 8 1 ПК 6 06 Комитет по делам изобретений и открытий при Совете Министров СССРДК 681.2.085:681.142.07 (088.8) Авторыизобретения А, В, Каляев, В. ф, Гузик, Г, А, Сулин и О. Д, Глухов Заявител ИНДИКАТОР РАВЕНСТВА ПОТОКОВ ПРИРАЩЕНИЙДЛЯ ЦИФРОВЫХ ДИФФЕРЕНЦИАЛЪНЫХ АНАЛИЗАТОР Известны индикаторы равенства потоков приращений, применяемые для реализации операций дифференцирования, деления и других путем обращения операций интегрирования и умножения при работе в составе цифро вых дифференциальных анализаторов.Предложенное устройство отличается тем, что оно содержит схемы ИЛИ - НЕ, И и потенциальные триггеры, причем шины прямых входных сигналов первого и второго по токов приращений соединены соответственно с первыми входами первой и третьей схем ИЛИ - НЕ и со вторыми входами второй и четвертой схем ИЛИ - НЕ. Шины инверсных входных сигналов первого и второго по токов приращений подключены соответственно ко вторым входам первой и третьей схем ИЛИ - НЕ и к третьим входам второй и четвертой схем ИЛИ - НЕ. Выход первой схемы ИЛИ - НЕ подсоединен к первому 20 входу второй схемы ИЛИ - НЕ, а выход третьей схемы ИЛИ - НЕ подсоединен к первому входу четвертой схемы ИЛИ - НЕ. Выход второй схемы ИЛИ - НЕ подключен через первую схему И к единичному входу 25 первого триггера и через четвертую схему И - к нулевому входу второго триггера. Выход четвертой схемы ИЛИ - НЕ соединен через третью схему И с единичным входом второго триггера и через вторую схему З 0И - с нулевым входом первого триггера, Нулевой вход первого триггера подсоединен ко второму входу третьей схемы И, а выход второго триггера - ко второму входу первой схемы И. Первый выход синхронизатора подключен к третьему входу первой и третьей схем И; второй выход синхронизатора соединен с третьим входом второй и четвертой схем И.Зто позволяет упростить его схему, сократить количество оборудования, улучшить динамические свойства и точность,Функциональная схема устройства изображена на чертеже, где обозначено:1, 2, 3, 4 - соответственно первый, второй, третий и четвертый элементы ИЛИ - НЕ, 5, б, 7, 8 - соответственно первый, второй, третий и четвертый элементы И, 9, 10 - первый и второй триггеры. Первый прямой (инверсный) входной сигнал т 1 в, (т 1 вв, ) подаетсЯ нд клеммУ 11(12), второй прямой (инверсный) входной сигнал подается на клемму 13(14). Первый синхронизирующий сигнал С, подается на клемму 15, а на клемму 1 б подается приходящий с некоторым запаздыванием второй синхронизирующий сигнал Св.Устройство реализует алгоритм, задаваемый соотношениями.+Язеп тх, (ю 1) - 7,вх( 1),где т 1- 1,0 - 1 - величина приращения в с-й момент времени. Для кодирования трех возможных значений приращений используются комбинации 01, 00, и 10, передаваемые по прямым и инверсным шинам т и;1-. КомбигО 25 30 35 40 45 50 55 нация П является запрещенной и не используется. Работа устройства протекает в два такга, задаваемых нсрвым н Бторыгн синхронизирующнми импульсами С, и Са. Прн подаче сигнала С, происходит суммирование пРедыдУщего значсниЯ выхода овх (с - 1) с разностью поступивших в с-м такте на вход уСТрОЙСТЗа Прнращсинй т 1 вх, (1 - 1) - т 1 вх., ( - 1) выработанных решающими блокамп в предыдущем такте, и выдается результат, Рабочие устройства описываются таблицей.Предлагаемое устройство может быгь реализовано на базе стандартных модулей ком. плекса Ц 8 А 1 Урал.В этом случае оно состоит из восьми модулей типа Б. Пред м ет изобретения Индикатор равенства потоков приращений для цифровых диффсрснциальных анализаторов, отличающийся тем, что, с целью упрощения его схемы, сокращения оборудования, улучшения динамических свойств и точности, он содержит схемы ИЛИ - НЕ и И и но. тснуиальные триггеры, причем шины прямых входных сигналов первого и второго потоков приращений соединены соотвстственно с первыми входами первой и третьей схем ИЛИ - НЕ, со вторыми входами второй и четвертой схем ИЛИ - НЕ, шины инверсных входных сигналов первого и второго потоков приращений подключены соответственно ко вторым входам первой и третьей схем ИЛИ - НЕ и к третьим входам второй и четвертой схем ИЛИ - НЕ, выход первой схемы ИЛИ - 1-1 Е подсоединен к первому входу второй схемы ИЛИ - НЕ, а выход третьей схемы ИЛИ - НЕ подсоединен к первому входу четвертой схемы ИЛИ - НЕ, выход второй схемы ИЛИ - ПЕ подключен через первую схему И к единичному входу первого триггера и через четвертую схему И - к нулевому входу второго триггера, выход етвертой схемы ИЛИ - НЕ соединен через Третью схему И с единичным входом второго триггера и через вторую схему И - с нулевым входом первого триггера, нулевой ьход первого триггера подсоединен ко второму входу третьей схемы И, а выход второго триггера - ко второму входу первой схемы И, первый выход синхронизатора подключен к третьему входу первой и третьей схем И, второй выход синхронизатора соединен с третьим входом второй и четвертой схем И.206889 11 ДО 1 сСоставитель А, А. Плащик Редактор Е. В. Семанова Техред А. А, Камышникова Корректоры: А. П. Татаринцеваи В. Г, ИоноваЗаказ 4590 у 5 Тираж 530 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4Типография, пр. Сапунова, 2