Приемник системы телеуправления

(51)5 6 08 С 19/16 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВаааЕМ ВЗНВЩв ЩЯЯщИЕ иьлиотвкА:(54) ПРИЕМНИК СИСТЕМЫ ТЕЛЕУПРАВЛЕНИЯ(57) Изобретение относится к электросвязии может быть использовано для приема сигналов телеуправления и связи на необслуИзобретение относится к области электросвязи и может быть использовано для приема сигналов телеуправления и связи на периферийных необслуживаемых объектах при ограниченном энергопотреблении приемника.ЦелЪ изобретения - уменьшение энергопотребления.На чертеже представлена функциональная схема устройства.Устройство содержит блок 1 формирования стартовых и тактовых импульсов, распределитель , дешифратор 3, первой и второй усилители 4 и 5 мощности, бистабильный элемент 6 памяти. автономный блок 7 питания, блок 8 накопления энергии, элемент 9 НЕ, блоки 101,10 м регистрации,Блок регистрации содержит элементы И 11 и 12, усилители 13 и 14 мощности, бистабильный элемент памяти.Бистабильный элемент памяти выполняется, в частности. на поляризованном реле 15 с двумя обмотками й двумя /одной/16(ю Жпо 1 770965 А 1 живаемых объектах с ограниченным питанием, Целью изобретения является уменьшение энергопотребления. Сущность состоит в снижении энергопотребления за счет нахождения блока питания устройства в выключенном состоянии и работе его от накопителя при сохранении знака данного бита в следующей команде практически не требуется энергии для его.установки, а также ограничения длительности импульса срабатывания блока регистрации после его срабатывания. 1 ил. и 17 контактными группами, блок накопления энергии выполняется, в частности, на конденсаторе 18, заряжаемом /подзаряжаемом/ через диоды 19 и 20. Бистабильный элемент памяти 6 содержит кон"актную группу 61, вУстройство работает следующим обра- ф 4зом. 3Информационный сигнал через:-лемент О 9 НЕ поступает на вход блока 1 формирова- с ния стартового и тактового импульсов, вы- О ход сброса и управляющий /тактовый/ ц 1 выходы которого соединены с соответствующими входами распределителя 2, последний выход которого соединен с ф управляющим /выключающим/ входом бло- в ка 1, С поступлением первого информационного импульса триггером 21 блока 1 запускается генератор 22 Этого элока и сбрасывается распределитель 2.Блок 1 начинает вырабатывает управляющие /тактовые/ импульсы, с поступлением импульса с последнего выхода5 10 20 30 35 40 45 50 55 распределителя 2 блок 1 прекращает их вырабатыватьть.Информационные сигналы непосредственно и через элемент 9 НЕ поступают напервые входы, соответственно, первого ивторого элементов И 11 и 12 в блоках101. 10 регистрации, на вторые входыэтих элементов И поступают разрешающиеимпульсы с соответствующего выхода распределителя и на третьи входы этих элементов "И - разрешающее или запрещающеенапряжение. /для,соответствующих элеменК уУтов И 11 и 12/ череа крнтактную группубистабильного элемента памяти, Сигналыединицы и нуля с информационного входа всоответствующие моменты времени, определяемые распределителем проходят черезтот из элементов И 11 и 12, который открытпо третьему входу, переключает бистабильный элемент памяти, после чего управляющим напряжением этого элементасоответствующий элемент И закрывается,При этом открывается другой из элементовИ 11, 12, который пропустит противоположный информационный сигнал - до его поступления оба элемента И закрыты. Приэтом оба усилителя 13 и 14 мощности обеспечиваются, а бистабильный элемент памяти сохраняет приобретенное состояние.Запомненные сигналы с выходов блоков регистрации поступают на дешифратор3 /логическую матрицы/, с выходов которойпо последнему тактовому импульсу, поступаюшему на управляющий вход дешифраторэ 3 с распределителя 2, осуществляетсясъем информации.Кроме того, с момента начала поступления сигналов на входы дешифратора до момента съема информации через усилители 4и 5 мощности включается бистабильныйэлемент б памяти, который вьпопняет автономный блок 7 питания, Выход этоГо блокаи информационный вход устройства подключены к соответствующим входам блока8 накопления энергии, который накапливает энергию и от информационных сигналови от автономного блока 7 питания, и от этогоблока 7 осуществляется питание элементовсхемы. в частности, усилителей мощности.Благодаря тому, что усилители 13 и 14мощности всех блоков регистрации включаются лишь на время переключения бистабильного элемента, существенно меньшее,чем длительность сигнала, а также осуществляется дополнительное накопление энергии в блоке 8 от информационного сигнала/например, путем подзаряда накопительного конденсатора/, уменьшается энергопотребление от автономного блока 7питания,Формула изобретения 1, Приемник системы телеуправления,содержащий блок формирования стартового и тактовых импульсов, распределиель, вход сброса, управляющий входл управляФ ющий выход которого соединены с соответствующими выходами и управляющим входом блока формирования стартового и тактовых импульсов, дешифратор, информационные выходы которого являются выходами устройства, и группу блоков регистрации, содержащих первый и второй элементы И, первые входы которых соединены между собой и с соответствующим информационным выходом распределителя,вторые входы первых элементов И всех блоков регистрации соединены между собой и являются информационным входом устройства, и бистабильный элемент памяти, пстенциальный вход и информационный выход которого соединены соответственно с шиной нулевого потенциала и соответствующим информационным входом дешифратора, отлич а ю щи йс ятем, что, с целью уменьшения энергопотребления, введены элемент НЕ, первый и второй усллители мощности, бистабильяый элемент памяти, автономный блок питания, блок накопления энергии, и в блоках регистрации - первый и второй усилители мощности, вход элемента НЕ и первый вход блока накопления энергии соединень мекду со,-й и с вторыми входами первых элементов И блоков регистрации, выход элемента НЕ соединен с входом блока формирования стартового и тактовых импульсов и с вторыми входами вторых элементов И блоков регистрации, управляющи 1 вход дешифратора соединен с управляющим выходом распределителя и первый и второй управляющий аыходь - с входами соответственно первого и второго усилителей мощности, первый и второй управляющие входы бистабильного элемента памяти соединены соответственно, с выходами первого и второго усилителей мощности, выход - с входом автономного блока питания, и потенциальный вход язляется входом питания устройства, второй вход блока накопления энергии соединен с выходом автономного блока питания и выход - с выходами питания всех блоков, в блоке регистрации первый и второй управляющие входы бистабильного элемента памяти соединены соответственно с выходами первого и второго усилителей мощности, и гервый и второй управляющие выходы - с третьим входами соответственно первого и второго элементов И, выходь: первого и второго элементов И соединены с входами соответст.1770965 оставитель В,Шишкехред М.Моргентал Редактор О.Стенин Корректор Н,Бучок Подписноетениям и открытиям приская наб,. 4/5 каз 3743 ВНИИПИ Госуда Тиражвенного комитета по изоб 113035, Москва, Ж, Рау НТ СССР изводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 венно, первого и второю усилителей мощности,2. Приемник по п,1, о т л и ч а ю щ и йс я тем, что бистабильный элемент памяти выполнен на поляризованном реле, входы 5 первой и второй обмоток которого являются его соответствующими управляющими входами, первый и второй контакты контактной группы - соответственно, его потенциальным входом и выходом, 10 3. Приемник поп.1, отл ич а ющ и йс я тем, что бистабильный элемент блока регистрации выполнен на поляризованном реле, входы первой и второй обмоток кото рого являются его соответствующими управляющими входами, первый и второй контакты первой контактной группь - соответственно, его потенциальным входом и информационным выходом. первый и второй неподвижные контакты второй контактной группы - соответственно, первым и вторым управляющими входами, и подвижный кбнтакт является потенциальным входом бистабильного элемента памяти,4. Приемник по п.1, о т л и ч а ю щи йс я тем, что блок накопления энерги содержит два диода и конденсатор, первая обкладка которого соединена с шиной нулевого потенциала, вторая - с катодами диодов, аноды которых являются пгрвым и вторым входами блока.