Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой манипуляцией

СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК(19) АЗГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИЕ ИЗОБРЕТ ивПИСА К ПАТЕНТ 2 (54) УСТРОЙСТВО ДЛЯ УСТР РАТНОЙ РАБОТЫ В СИСТЕМ ЧИ ДИСКРЕТНЫХ СООБ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Устройство сОдержит сдвигающий регистр 2, два де 4, два элемента И 5, 6, Й-тригг ИЛИ 8, элемент ИСКЛЮЧАЮ распределитель циклов 10, дек защиты 12, 1-2-3-.5-8-10-1-9-11- 6-7-9, 5-7, 6-8, 10-11, 2-5, 2-6, 2- 1 ил,АНЕНИЯ ОБАХ ПЕРЕДА-. ЩЕНИЙ С юл. МЗОкий научно-исследователь- связи(56) АвторскоеВ 599368, кл. 4 ЙВааа1сьЧ 14 Йоммутатор 1, шифратора 3, ер 7, элемент ЩЕЕ ИЛИ 9, одер 11, блок 12-10-12, 2-5- 11, 2-10, 2-12,Изобретение относится к технике связи и мокет использоваться при построении цифровых систем передачи информации с фазовой манипуляцией.Целью изобретения является устранение обратной работы при увеличении количества применяемых кодов.На чертеже приведена структурная электрическая схема устройства,Устройство содержит коммутатор 1, сдвигающий регистр 2,"йервый дешифратор 3 (прямой синхронизируфющей последовательности), второй дешифратор 4 (обратной синхронизирующей последовательности), первый и второй элементы И 5 и 6, ВЯ-триггер 7, элемент ИЛИ 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, распределитель 10 циклов, декодер 11, блок 12 защиты,Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой манипуляцией работает следующим образом,На вход устройства поступает демодулированное кодовое сообщение в прямом или обратном виде, содержащее синхронизи рующую последовательность (сикхропосылку) и кодовые комбинации (кодовые слова). Количество кодовых комбинаций в кодовом сообщении определяется организационными методами в зависимости от объемов передаваемой информации для каждой системы связи и персонально.Управляющий сигнал с распределителя циклов 10, приходящий на коммутатор 1, не препятствует прохождению кодового сообщения на сдвигающий регистр 2, Записываемые в регистр символы кодового сообщения обновляются с поступлением каждого последующего символа. Ввиду того, что нам заранее известна структура синхронизирующей последовательности, то дешифраторы 3 и 4 построенытак, что срабатывают только на прямую и обратную синхропосылки соответственно, В зависимости от вида поступающей синхропосылки срабатывает один из дешифраторов, который формирует импульс, равный по длительности одному символу кодового сообщения. На элементах И 5 и 6 осуществляются стробирование этого импульса синхронизирующим импульсом с целью разнесения по времени моментов дешифрации синхропосылки и принятия решения о ее приеме. Таким образом, при обнаружении в кодовом сообщении всех признаков синхронизирующей последовательности на элементе И 5 или 6 формируется сигнал, равный по длительности половине периода синхроимпульса и расположенный во второй его части, Под действием этого импульса происходит установка триггера 7, который управляет работой элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, В случае демодуляциифазомодулированного сигнала кодового со 5 общения в прямом виде импульс дешифрации формируется по выходу дешифратора 3и через элемент И 5 триггер 7 устанавливается в состояние низкого уровня сигнала,который воздействуя по первому входу эле 10 мента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 не производит преобразований сигнала,действующего по второму входу, В случаедемодуляции сигнала кодового сообщения вобратном (инверсном) виде импульс дешиф 15 рации формируется по выходу дешифратораобратной синхропосылки 4 и через элементИ 6 триггер 7 переключается в состояниевысокого уровня сигнала, который воздействуя по первому входу элемента ИСКЛЮ 20 ЧАЮЩЕЕ ИЛИ 9 осуществляет инверсиюсигнала действующего по второму входу.Таким образом, на вход декодера 11 кодовые слова поступают всегда в прямом виде независимо от того, как они были25 демодулированы,Простробированный синхронизирую- .щими импульсами сигнала дешифрациисинхропосылки поступает по любому из входов элемента ИЛИ 8 и через него воздейст 30 вует на вход управления распределителя 10циклов, при этом распределитель 10 цикловизменяет свое состояние и переходит изрежима поиска синхропосылки в режим обработки кодовых слов, По второму выходу35 распределителя 10 циклов сигнал управления переключается из высокого уровня сигнала - в низкий уровень. При этомкоммутатор 1 переключается для передачикодовых слов через элемент 9 в декодер 11,40 и отключает информационный поток со входа сдвигающего регистра 2, Одновременноразрешается работа блока 12 защиты сигналов управления с распределителя 10 циклов, Поступающие на информационный45 вход декодера 11 информационные символы записываются в нем инвертированнымисинхронизирующими импульсами,Распределитель 10 циклов по первомувыходу выставляет сигнал управления деко 50 деры 11, поддействием которого в декодереосуществляется разделение информационной и проверочной частей каждого кодовогослова, По окончании записи информационных символов данного кодового слова в де 55 кодере 11 происходит формированиепроверочных символов под действием инвертированных синхронизирующих импульсов. Синхронно в декодере 11 происходит посимвольное сравнение сформированных1755722 Формула изобретения Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой манипуляцией, содержащее первый и второй дешифраторы, первый и второй элементы И, выходы которых соединены с соответствующими входами элемента ИЛИ, блок защиты и последовательно соединенные распределитель циклов и декодер, о т л и ч а ю щ е ес я тем, что, с целью устраненйя-обратной работы при увеличении количества применяемых кодов, введены последовательно соединенные коммутатор и сдвиговый регистр, первая и вторая группы выходов копроверочных символов с поступающими по входу устройства проверочными символами данного кодового слова, При сравнении проверочных символов декодером 11.импульсов ошибки не вырабатывается, а не- сравнение в любом из проверочййх символов каждого слова приводит к формированию импульса ошибки, который поступает на соответствующий вход блока 12. защиты для принятия решения.Декодер 11 выставляет информационную часть кодового сообщения на выход информации устройства. Распределитель 10 циклов вырабатывает из входных синхрбнизирующих импульсов выходные синхронизирующие импульсы для записи информационных символов потребителем информации и выставляет их на выход синхронизируЬщих импульсов устройства,В момент обработки последнего символа каждого кодового слова распределитель 10 циклов. формирует импульс окончайия кодового слова, который поступает на второй вход блока 12 защиты. Если при декодировании данного кодового слова ошибок не обнаружено и импульс ошибки не был сформирован, то на основании этого в блоке 12 защиты путем стробирования синхроимпульсов импульса окончания кодового слова вырабатывается сигнал "верно", который сообщает потребителю информации о том, что информация принятого кодового слова ошибок не содержит. Наличие сигнала "Верно" по приему всех кодовых слов данного кодового сообщения свидетельствуето приеме всей информации кодового сообщения без ошибок, Обнаружение ошибок декодером 11 в кодовых словах данного кодового сообщения фиксируется в блоке 12 защиты. По накоплению информации о приеме Й кодовых слов, содержащих ошибки, блоком 12 защиты вырабатывается импульс сброса распределителя 10 циклов, который и переводит его в исходный. режим поиска синхронизирующей последовательности. В случае обнаружения ошибок в кодовом слове сигнал "Верно" блоком 12 защиты не вырабатывается,5 10 15 торого подключены соответственно к входам первого и второго дешифраторов, а его тактовый вход является входом синхроимпульсов и соединен с первыми входами первого и второго элементов И, распредели 20 теля циклов и блока защиты и вторым входом декодера, и последовательно соединенные ВЯ-триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подклю 25 чен к третьему входу декодера, второй выход распределителя циклов соединен с вторым входом блока защиты и с первым входом коммутатора, второй вход которого является информационным входом устрой 30 ства, а второй его выход подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого и второго деШифраторов соединены соответственно с вторыми входам первого и второго элементов И, выходы 35 которых подключены соответственно к В и Я-входу ЙЯ-триггера, выход элемента ИЛИ соединен с вторым входом распределителя циклов, третий выход которого подключен к третьему входу блока защиты, а четвертый 40 его выход является выходом синхроимпульсов, первый выход декодера соединен с четвертым вХодом блока защиты, первый выход которого подключен к третьему входу распределителя циклов, второй его выход является выходом "Верно", а второй выход 45 декодера является информационным выходом устройства,Составитель И,КотиковТехред М.Моргентал Корректор Н,Бучок Редактор Н.Швыдкая Производственно-издательский комбинат "Патент", г. Ужгород; ул.Гагарина, 101 Заказ 2901 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5