Устройство задеркжи импульсных сигналов

(54) УСТ НЫХ СИ (57) Изоби может светодал иг.1) является пермутатора 5, выход ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРВ 441642, кл, Н 03 Н 7/30, 1972.Авторское свидетельство СССРМ 902214, кл. Н 03 Н 7/30, 1980,РОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСГНАЛОВретение относится к радиотехникебыть использовано в электронныхьномерах, где возникает необходиИзобретение относится к радиотехникеи может быть использовано в электронных светодальномерах, где возникает необходимость в точной временной задержке последовательности импульсных сигналов на время, превышающее период их следовафния без сохранения их формы.На фиг.1 представлена блок-схема устройства, на фиг.2 - эпюры напряжений в различных узлах устройства.Устройство содержит кварцевый генератор 1, делитель 2 частоты, формирователь 3 импульсов запрета, калибратор 4 длительности, входной коммутатор 5, регулируемую линию 6 задержки, выходной коммутатор 7, выходной формирователь 8, устройство 9 сравнения, интегратор 10.Входом устройства (фвый вход входного ком мость в точной временной задержке последовательности импульсных сигналов на время, превышающее период их следования без сохранения их формы. Целью изобретения является повышение точности и стабильности временной задержки импульсов, В устройство, содержащее входной коммутатор, формирователь импульсов запрета, сравнивающий элемент, регулируемую линию задержки, динамическое звено, введены кварцевый генератор, интегратор, калибратор длительности, выходной коммутатор, выходной формирователь, делитель частоты. Отличительные признаки позволяют обеспечить временную задержку импульсов с точностью, определяемой кварцованным сигналом. 2 ил. которого соединен с входом регулируемой линии 6 задержки, выход которой подключен к первому входу выходного коммутатора 7, первый выход которого является выходом устройства, а второй выход соединен с вторым входом выходного формирователя 8, кварцевый генератор 1 выходом соединен с делителем 2 частоты, первый выход делителя 2 частоты подключен к первому входу калибратора 4 длительности, а второй выход делителя 2 частоты соединен с входом формирователя 3 импульсов запрета и первым входом выходного формирователя 8, выход формирователя 3 импульсов запрета соединен с вторыми входами входного коммутатора 5 и выходного коммутатора 7, выход калибратора 4 длительности соединен с третьим входом входного. коммутатора 5 и первым входом элемента 9 сравнения, вто50 рой вход которого подключен к выходу выходного формирователя 8, а выход через интегратор 10 подключен к управляющему входу "2" регулируемой линии 6 задержки.Входные импульсы (фиг,2 а), подлежащие задержке, поступают на первый вход коммутатора 5, проходят на линию 6 задержки и через коммутатор 7 проходят на выход,Сигнал кварцевого генератора, показан на фиг.2 б, поступает на делйтель 2 частоты, на выходе "2" которого формируется сигнал, показан на фиг,2 в, период которого близок времени задержки в линии, а на выходе "1" делителя 2 частоты формируется сигнал, показан на фиг.2 г, определяющий длительность калиброванного сигнала по фиг,2,е, т.е, сигналы, показаны на фиг.2, в и фиг.2, г, синхронны.Подстройка времени задержки в регулируемой линии 6 осуществляется периодически с частотой, определяемой сигналом (фиг.2,в) с выхода "2" делителя 2 частоты, Этот сигнал запускает калибратор 4 длительности (фиг.2 е), выходной формирователь 8 (фиг,2,и) и формирователь 3 импульсов запрета (фиг.2,д). Сигнал формирователя 3 импульсов запрета интервала (фиг.2,д) блокирует прохождение асинхронного информационного сигнала по входу "1" коммутатора 5 на регулируемую линию 6 задержки если сигналы совпадают и разрешает прохождение калиброванного сигнала (фиг.2,е) по входу "3" коммутатора 5 на регулируемую линию 6 задержки и предыдущего калиброванного сигнала на вход выходного формирователя 8 через выходной коммутатор 7.Таким образом, на устройство 9 сравнения по первому входу поступает калиброванный по длительности импульс с выхода калибратора 4 (фиг.2, е), а на второй его вход поступает импульс с выхода формирователя 8, передний фронт которого совпадает с передним фронтом калиброванного импульса, а положение среза импульса зависит от времени задержки предыдущего калиброванного импульса в линии 6 задержки (фиг.2, и), Если есть рассогласование в положении среза импульсов по входам "1" и "2" элемента 9 сравнения (фиг.2, и; первый импульс эпюры), то это рассогласование отрабатывается интегратором 10 (фиг,2 5 10 15 20 25 30 35 40 к), чтобы это рассогласование свести к нулю, т.е, к положению, когда длительность импульса калибратора 4 была бы равной длительности импульса выходного формирователя 8 (второй импульс эпюры на фиг.2, и). Это соответствует строгой привязке входного (фиг.2, е) и выходного (фиг.2, и) импульсов линии задержки к периоду кварцованного сигнала.При отсутствии импульса запрета с выхода формирователя 3 входной коммутатор 5 и выходной коммутатор 7 пропускают входные информационные импульсы через линию 6 задержки на выход устройства и, так как управляющее напряжение на входе "2" линии задержки сохраняется, то задержка информационных импульсов осуществляется на время (фиг.2,а и фиг,2,л), точно равное периоду кварцованного сигнала.Формула изобретения Устройство задержки импульсных сигналов, содержащее входной коммутатор, формирователь импульсов запрета, сравнивающий элемент, регулируемую линию задержки, динамическое звено, о т л и ч а ющ е е с я тем, что, с целью повышения точности и стабильности задержки, в него введены кварцевый генератор, йнтегратор, калибратор длительности, выходной коммутатор, выходной формирователь, делитель частоты, входом подключенный к выходукварцевого генератора, первый выход которого соединен с первым входом калибратора длительности, а второй выход подключен к второму входу калибратора, первому входу выходного формирователя и входу формирователя импульсов запрета, выход которого соединен с вторыми входами входного и выходного коммутаторов, выход калибратора подключен к первому входу элемента сравнения и третьему входу входного коммутатора, первый вход которого является входом устройства, а выход соединен с первым входом регулируемой линии задержки, выходом подключенной к первому входу выходного коммутатора, первый выход которого является выходом устройства, а второй выход соединен с вторым входом выходного формирователя, выход которого соединен с вторым входом элемента сравнения, подключенного выходом через интегратор с вторым входом регулируемой линии задержки,