Автоматический регулятор уровня звукового сигнала

(54) АВТОМАТИЧ УРОВНЯ ЗВУКОВО (57) Изобретение от и может быть испвл технике вой ступолни ся к радиотехни но в цифровой с туре радиотелеце умен 12,Вх где ХоРуктур кого р ровня з т задерж детектор иональн й преобр ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) АЕЯ, 1984, М 32, М 5, р.316 - 37 Изобретение относит и может быть использова дийной звуковой аппара тров. Целью изобретения являетс ние искажений звукового сигнал На чертеже представлена с электрическая схема автоматиче лятора уровня звукового сигнал Автоматический регулятор кового сигнала содержит элемен 1, перемножитель 2, пиковый блок постоянной памяти 4, функц преобразователь 5, реализующиА ф-аХ г(л вание вида Хур п) -дийной звуковой аппаратуре радиотелецентров. Целью изобретения я вл я ется умен ьшение искажений звукового сигнала, В автоматическом регуляторе уровня звукового сигнала, содержащем элемент задержки 1, перемножитель 2, пиковый детектор 3 блок постоянной памяти 4, функциональный преобразователь 5, выполненный в виде дополнительного перемножителя б, первого сумматора 7, экспоненциатора 8, второго сумматора 9, дополнительного элемента задержки 10 и делителя 11 напряжений, и пороговый блок 12, формируется плавная статическая характеристика, что позволяет меньшить искажения звукового сигнала. 1л. выполненный, например, в виде до тельного перемножителя б, первого сумма тора 7, экспоненциатора 8, второг сумматора 9, дополнительного элемента за держки 10 и делителя 11, и пороговый бло л Х(п) = Хог(п)ХфесИщая или уровень сигнала; щдя звукового сигнала, д элемента задержки 1 и тектора 3. На вход управрабатывания пикового деают коэффициенты а,Ь с в блока постоянной памяие динамические характеа - время срабатывания и одной сигнаг(п) - огибаюХ нес(п) - несупоступает на вхоход пикового деения временем сектора 3 поступодного из выходои 4, определяющристики устройстввремя восстановления. Пиковый детектор 3 выделяет отсчеты огибающей входного звукового сигнала Хогп, которые поступают на вход дополнительного элемента задержки 10, вход порогового блока 12 и один из входов дополнительного перемножителя 6, На другой вход дополнительного перемножителя 6 с одного из выходов блока постоянной памяти 4 поступает коэффициент-а. С выхода дополнительного перемножителя 6 результат умножения а Хог и поступает на вход первого сумматора 7, на второй вход которого подается коэффициент ф с одного иэ выходов блока постоянной памяти 4. Экспоненциатор 8, подключенный к выходу первого сумматора 7, преобразует си гнал к виду ехр ( /3 - а хо, и ). Указанный сигнал поступает на вход второго сумматора 9, на другой вход которого с одного из выходов блока постоянной памяти 4 подается коэффициент А. Второй сумматор 9 работает в режиме вычитания, Разность А - е Р хо"1 с выхода второго сумматора 9 поступает на первый вход делителя 11, На второй вход делителя 11 с выхода дополнительного элемента задержки 3 подается задержанный на время т отсчет Хоуп. Время задержки т равно времени, которое необходимо для вычисления сигналов в блоках 6,7,8,9. С выхода пикового детектора 3 сигнал поступает на пороговый блок 12, который осуществляет сравнение этого сигнала с выбранными пороговыми значениями. В зависимости от результатов сравнения происходит выбор из блока постоянной памяти 4 соответствующих динамических параметров, Сформированный таким образом сигА ф - О хог индл Хупр и Х гс выхода функционального преобразователя 5 подается на другой вход перемножигеля 2. Выходной сигнал устройства определяется на 5 10 15 20 25 30 35 40 выходе перемножителя 2 следующим соотношениемУп ХфпХупрп,где ХЯп - задержанный входной звуковой сигнал Хп;Хугрп- выходной сигнал функционального преобразователя 5,Таким образом, в устройстве формируются плавная статическая характеристика, что позволяет уменьшить искажения звукового сигнала.Формула изобретения Автоматический регулятор уровня звукового сигнала, содержащий последовательно соединенные элемент задержки, вход которого является входом устройства, и перемножитель, последовательно соединенные пиковый детектор и функциональный преобразователь, включенные между входом устройства и другим входом пере- множителя, а также блок постоянной памяти и пороговый блок, выход которого подключен к адресному входу блока постоянной памяти, входы задания значений постоянных коэффициентов функционального преобразователя и вход управления временем срабатывания пикового детектора соединены с соответствующими выходами блока постоянной памяти, о т л и ч а ю щ ий с я тем, что, с целью уменьшения искажений звукового сигнала, вход порогового блока подключен к выходу пикового детектора, а функциональный преобразователь выполнен реализующим преобразование видаф - ахогИХгде Хогп - сигнал на выходе пикового детектора;Хупрп- сигнал на выходе функционального преобразователя;А, ф и а - значения постоянных коэффициентов.1706009 Составитель Л.ЗаксТехред М.Моргентал Корректор И. Муст ктор Н. Каменска аказ 203 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101