Устройство для отладки программ

союз советскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 55 А 6 Р 11/28 5 Г РЕТЕНИЯ У ГОСУДАРСТВЕНЮЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССР В 842823, кл, 6 06 Р 11/00, 1981.Авторское свидетельство СССР В 1083194, кл. 6 06 Р 11/22, 1982.(54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ(57) Изобретение относится к вычислительной технике и может быть использовано при отладке рабочих программ в реальном масштабе времени СЦВМ. Недостатком аналогичных устройств является ограниченность возможности наглядного контроля за ходом выполнения программ, вследствие чего в одних случаях контроль ведется только по конечному результату, в других запись состояния абонента в оперативную память СЦВМ сокращает ее рабочий обьем. Кроме того, эти устройства не обеспечивают автоматический запуск программы после обработки очередного условия прерывания. Целью изобретения является повышение производительности при отладке программ. Устройство содержит регистр 1 исполнительного адреса, регистр 2 начального адреса, две схемы 3 и 4 сравнения, элемент 20 задержки, буферный регистр 22, два триггера 6 и 12, элементы И 5,7,8,15,18, элементы ИЛИ 9, 10, 17,21, два счетчика 14 и 16, блок 19 индикации и блок 13 оперативной памя- З ти. 1 ил.Изобретение относится к вычислительной технике и может быть использовано вустройствах управления СЦВМ для обеспечения отладки программ.Цель изобретения - повыше Гие производительности при отладке программы,На чертеже представлена схема устройства,Устройство содержит регистр 1 испол- кительного адреса, регистр 2 начального 5 10 адреса 2, первую 3 и вторуо 4 схемы сравнения, тратий элемент И 5, второй триггер6, второй элемент И 7, первую группу элементов И 8, первый элемент ИЛИ 9, второйэлемент ИЛИ 10, первый элемент И 11, первый триггер 12, блок 13 аператиннол памяти, второй счетчик 14, четвертый элемент И15, первый счетчик 6, группу элементовИЛИ 17, вторую группу элементов И 18, блок19 индикации, элемент 20 задержки, третий 20элемент ИЛИ 21, буферный регистр 22, первый 23 и нторой 24 входы режима работы,первый вход 25 адреса, первый вход 26 управления записью, второй вход 27 управления записью, информационный вход 28, 25нходы 29 - 31 признаков команд условного,безусловного перехода и команды сравнения соответственно, вход 32 разрешенияиндикации, вход-выход ЗЗ данных, второйвход 34 адреса, вход 35 установки, синхронход 36, выход 37 прерывания, выход 38 адреса абонента устройства. Входы 23-26служат для приема управляющих сигналов, .а выходы 37 и 38- для выдачи управляющихсиГналон с устройства. 35Устройства работает следующим обраЗОМРеклм работы устройства Определяется подачей управляющего сигнала на вход23 режим) или на вход 24(реким И). Перед 40заданием режима производится установкав исходное состояние подачей управляло.цего сигнала на вход 35 устройства,В режимеустройство обеспечиваетформирование сигнала прерывания в любой заданной точке программы и индикацию содержимого любой ячейки памяти, ккоторой было Обращение при трассировкелюбОГО участка прОГраммы, Для этОГО адрескоманды, по которому необходимо проиэнести прерывание, с информационного входа28 при наличии сигнала управления записью на входе 26 заносится н регистр 2начального адреса, с ныхода которого поступает нз группу входон схемы 3 сравнения, 55другая группа нходон которой подключена квходной перной адреснои шине 25 устройства.При равенстве инфоомации навходах,выходе схемы 3 сравнения вырабатывается сигнал, устанавливающий триггер 6 в единичное состояние и через элемент И 11 и первый вход элемента ИЛИ 10 поступающий на единицный вход триггера 12. Установка триггера и единичное состояние соответствует выработке сигнала, который через управляющий выход 37 поступает на схему прерывания СЦВМ. Кроме того, этот сигнал поступает на четвертый вход управления записью-чтением в блок 13 и вход счетчика 14, который при наличии синхроимпульса с СЦВМ на входе 36 устройства формирует на выходе 38 адреса абонентов СЦВМ и адреса ячеек блоа 13 памяти, в которые производится запись состояния регистров СЦВМ. После опроса всех абонентон СЦВМ элементом И 15 вырабатывается сигнал, который поступает на счетный вход счетчика 16, формирующий номер массива в блоке 13. Кроме того, сигнал с выхода элемента И 15 через первый вход элемента ИЛИ 21 поступает на нулевой вход триггера 12 и через элемент 20 задержки на управляющий вход счетчика 14, устанавливая его в исходное состояние. Установка триггера 12 н нулевое состояние соответствует снятию сигнала прерывания в СЦВМ и продолжению выполнения программы,Адрес, интересующий оператора ячейки памяти, заносится в регистр 1 исполнительного адреса. При совпадении сигналов на входах схемы 4 сравнения на ее выходе вырабатывается сигнал, поступающий на нулевой вход триггера 6, а через элемент И 5 при подаче на него управляющего воздействия с входа 32 устройства - на вход управления записью буферного регистра 22, на информационный вход которого поступает информация с шины 33 данных устройства. Состояние буферного регистра через элементы И 18 и ИЛИ 17 индицируется устройством индикации.В режиме И устройство обеспечивает формирование сигнала прерывания при выполнении команд условного, безусловного перехода или команды сравнения в любом заданном интервале исследования. Задание интервала исследования осуществляется следующим образом.Начальный адрес массива заносится в регистр 2 начального адреса, который при сравнении с текущим адресом выполняемой команды на схеме 3 сравнения устанавливает триггер 6 н единичное состояние. Единицный выход этого триггера разрешает работу устройства в режиме 1. В этом случае при выполнении одной из указанных команд на входы 29 - 31 устройства поступает признак соответствующей команды, который через элемент ИЛИ 9 поступает на третий входса соединены с информационным входомустройства, первый и второй входы управления записью которого соединены с входамизаписи соответственно регистра начального адреса и регистра исполнительного адреса, выход регистра начального адреса соединен с первым входом первой схемы сравнения, первый и второй входы первого элемента ИЛИ являются входами признаков соответственно условного и безусловного переходов устройства, выход первой схемы сравнения соединен с первым входом первого элемента И, второй вход которого соединен с первым входом режима работы устройства, выход первого элементаИ соединен с первым входом второго элемента ИЛИ, выход которого соединен с 8- входом первого триггера, первый вход второго элемента И соединен с вторым вхоа домрежима работы устройства,отл ича ю щ е е с я тем, что. с целью повышения про 40 45 50 элемента И 7, на первый вход. которого с входа 24 устройства поступает сигнал управления режимом, с выхода элемента И 7 через второй вход элемента ИЛИ 10 поступает на единичный вход триггера 12, вызы вая таким образом прерывание СЦВМ и опрос состояния внутренних регистров СЦВМ аналогично режиму.Конечный адрес массива заносится в регистр 1 исполнительного адреса. При сов падении содержимого регистра с текущим адресом команды на выходе схемы 4 сравнения вырабатывается сигнал, устанавливающий триггер 6 в нулевое состояние, запрещающее работу устройства в режиме 15 П.После обработки каждого в заданной зоне условия прерывания производится запись состояния абонентов СЦВМ в блок 13 памяти, По окончании записи триггер 12 .20 устанавливается в нулевое состояние, что соответствует снятию сигнала прерывания на выходе 37 устройства и переключение блока 13 памяти с записи на чтение и изменяется состояние счетчика 16, формирую щего номер массива в блоке 13 памяти. При задании по второй адресной шине 34 адреса массива блока 13 памяти производится считывание его содержимого на регистрирующее устройство. 30Формула изобретенияУстройстВО для отладки программ, содержащее регистр исполнительного адреса, первую схему сравнения, регистр начального адреса, первый счетчик, буферный ре гистр, четыре элемента И, два элемента ИЛИ, первый триггер, элемент задержки, причем информационные входы регистров . исполнительного адреса и начального адреизводительности, оно содержит. вторую схему сравнения, второй триггер, второй счетчик, блок оперативной памя.ти, блок индикации, две группы элементов И, третий элемент ИЛИ и группу элементов ИЛИ, причем первый вход адреса устройства подключен к первому входу второй схемы сравнения и к второму входу первой схемы сравнения, выход которой соединен с 3-входом второго триггера, выход которого соединен с вторым входом второго элемента И, третий вход которого соединенвыходом первого элемента ИЛИ, третий вход которого является входом признака команды сравнения устройства, первый и второй входы режима работы устройства соединены с первыми входами элементов И соответственно первой и второй групп, вторые входы элементов И первой группы соединены с группой выходов буферного регистра, вход записи которого соединены с выходом третьего элемента И, первый вход которого является. входом разрешения индикации устройства, вход-выходданныхустройствасоединен с информационным входом буферного регистра и информационным входом-выходом блока оперативной памяти, первый вход адреса которого соединен с вторым входом адреса устройства, вход установки которого ",оединен с первым й-входом второго триггера, входом сброса первого счетчика и первым входом третьего элемента ИЛИ, выход которого соединен с В-входом первого триггера и через элемент задержки - с входом сброса второго счетчика, счетный вход которого соединен с синхровходом устройства, выходы первого и второго счетчиков образуют второй вход адреса блока оперативной памяти и выход адреса абонента устройства, выходы второго счетчика соединены с входами четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ и счетным входом первого счетчика, выходы которого соединены с вторыми входами элементов И второй группы, выходы элементов И первой и второй групп соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых соединены с входами блока индика-ции, выход первого триггера соединен с входом записи-чтения блока оперативной памяти, входом разрешения второго счетчика и является выходом прерывания устройства, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход регистра исполнительного адреса соединен с вторым входом второй схемы сравнения, выход которой соединен с вторым й-входом второго триггера и вторым входом третьего элемента И.