Счетное устройство

9) (11) СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 5115 Н 03 К 23/ Д 1,(У )ПИСАНИ ТЕНИЯ А ль изобрегеиствия, Цель ых функциоыми элеменэряды 1 1 жит триггер 2триггера 3 и Е (ИЛИ-НЕ), изобретения ии структуры ГОСУДАРСТВЕ 1111 ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРМ 1228268, кл, Н 03 К 23/40, 1983.(57) Изобретение относится к цифровой технике и может быть использовано для быст 17Г. Матя х и В, Н. Н и колаИзобретение относится к цифро ехнике и может быть использовано д строго пересчета импульсов.Целью изобретения является повышение быстродействия.На чертеже приведена функциональная схема предлагаемого счетного устройства.Счетное устройство содержит разряды 1-1 - 1-М, каждый из которых ссдержит триггер 2 памяти, первый 3 и второй 4 коммутационные триггеры, входную шину 5, каждый из триггеров разряда выполнен на паре логических элементов И-Н Е. В каждом из разрядов 1 - 1 - 1 - Й прямой выход триггера 2 памяти соединен с входом установки первого коммутационного триггера 3, инверсный выход которого соединен с входом установки триггера 2 памяти, инверсный выход второго коммутационного триггера 4 соединен с входами сброса триггера 2 памяти и первого коммутационного триггера 3. В каждом из разрядов 1 - 2 - 1 - й прямой выход первого коммутационного триггера 3 соединен с входом установки второго коммутационного триггера 4, прямой выход второго коммутационного триггера 4 первого разряда 1-1 соединен с входами сброса рого пересчета импульсов. Це ния - повышение быстроде достигается введением нов нальных связей между схемн тами. Устройство содеожит ра 1-М,каждый иэ которых содер памяти и два коммутационных 4, выполненные в базисе И - Н входную шину 5, В описании приводится вариант реализац в базисе элементов И - НЕ, 1 ил коммутационных триггеров 3 и 4 всех последующих разрядов 1-2 - 1 - К. Прямой выход второго коммутационного триггера 4 второго разряда 1-2 соединен с входом сброса первого коммутационного триггера 3 третьего разряда 1 - 3, прямой выход втооого коммутационного триггера 4 которого соединен с входами сброса коммутационных триггеров 3 и 4 разрядов с 1-4 по 1-(К) и с входом сброса первого коммутационного триггера 3(1 - К)-го разряда. Прямой выход второго коммутационного триггера 4 каждого из разрядов с 1 - 4 по 1 - (К - 1) и с 1-1 К+1) по 1-(1 ч) соединен с входом сброса первого коммутационного триггера 3 последующего разряда. Прямой выход второго коммутационного триггера 4(1-К)-го разряда соединен с входами сброса коммутационных тоиггеров 3 и 4 всех последующих разрядов 1 - (К+1) - 1-й. С входами сброса всех коммутационных триггеров 3 и 4 разрядов 1 - 1 - 1 - й соединена входная шина 5. Инверсный выход первого коммутационного триггера 3 разряда 1-1 соединен с входами сброса коммутационных триггеров 3 и 4 всех последующих разрядов 1-2-1-й и с входом сброса второго коммутационного триггера 410 15 30 дв 35 40 45 50 55 разряда 1-1, инверсный выход триггера 2 памяти которого соединен с входом уста-, новки второго коммутационного триггера 4 этого же разряда 1 - 1. Прямой выход второго коммутационного триггера 4 второго разряда 1-2 соединен с входом установки первого коммутационного триггера 3 разряда 1-3, прямой выход второго коммутационного триггера 4 которого соединен с входом установки первого коммутационного триггераа 3 (1 - К)-го разряда, а прямой выход второго коммутационного триггера 4 каждого из разрядов с четвертого 1 - 4 по (К)-й 1 -(К - 1) и с (К+1)-го 1-(К+1) по (И)-й 1-(Й) соединен с входом установки первого коммутационного - триггера 3 последующего разряда.Счетное устройство работает следующим образом. Прямой код состояния счетчика снима ется с прямых выходов триггеров 2 памятивсех разрядов.Рассмотрим работу счетчика из исходного состояния логического "0" на прямом выходе триггера 2 памяти разряда 1-(К+1) и логической "1" на прямых выходах триггеров памяти всех остальных разрядов. По фронту ближайшего импульса нашине 5 триггеры 2 памяти разрядов с 1-1 по 1-К устанавливаются в нулевое состояние, а триггер 2 памяти разряда 1 - (К+1) устанавливается в единичное состояние. По срезу этого импульса на шине 5 сначала через время 2 тз появляется логический "О" на выходе переноса первого 1-1 разряда, затем через время 3 тз появляются логические нули на выходах переносов разрядов со 2-го 1-2 по 1 - К, а логическая "1" - на выходе переноса разряда 1 - (К+1). После этого пересчет входных импульсов ведется в разрядах с 1 - 1 по 1 - К, в разрядах с 1-(К+1) по 1-М происходит установка логической "1" на выходах переноса следующим образом, Логическая "1" с выхода переноса разряда 1 - (К+1) поступает на единичный вход триггера 3 разряда 1 - (К+2) и вызывает появление через сз на его выходе логического "О", который, в свою очередь, вызывает установку логической "1" через тз на выходе переноса разряда 1- (К+2), Таким образом, сигнал переноса на выходе разряда 1 в (К+2) формируется через время 2 тз Затем логическая "1" с выхода переноса разряда 1-(К+2), поступая на вход разряда 1 - (К+3), вызывает в нем аналогичные процессы, т.е, снова через время 2 ез на выходе переноса разряда 1-(К+3) появится логическая "1" и т,д. последовательно до разряда 1 - й. Для правильной работы счетчика в управляющем режиме с максимальным быстродействием необходимо, чтобы логическая "1" на выходе переноса последнего разряда 1 - й появилась к моменту прихода фронта 2-го импульса по шине 5, что равносильно установке всех триггеров памяти разрядов с 1-1 по 1-К в единичное состояние, А это соответствует следующему условию йК+ Ц 2"-1) Т + Ь 1/2, где Т - период следования тактовых импульсов по шине 5. Из этого выражения следует выбирать параметры Й и К. Так, например, при К, т.е. когда четвертый разряд выполняет функцию К-го, и при минимальном периоде следования импульсов Т = 51 з, определяемого быстродействием симметричного Т-триггера первого разряда 1-1 получим й42, при КУ 88 ит.д.Таким образом, несмотря на то, что в разрядах с 1-2 по.1 - 3, с 1 - 4 по 1-К и с 1-(К+1) по 1-К организован сквозной перенос, и несмотря на то, что в разрядах с 1-2 по 1 - М используется несимметричные Т- триггеры, каждый из которых в отдельности может переключаться при минимальном периоде следования тактовых импульсов, равном 6 тз, достигается работа счетчика в управляющем режиме с минимальным периодом следования тактовых импульсов по шине 5, равным 5 тз, определяемым быстроействием симметричного Т-триггера перого разряда 1-1. Формула изобретения Счетное устройство по авт. св. М 1228268, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, первый разряд выполнен как симметричный, а каждый из разрядов с второго по К-й как несимметричный, Т-триггер на трех триггерах, два из которых являются коммутационными триггерами, а третий - триггером памяти, инверсный выход первого коммутационного триггера и прямой выход второго коммутационного триггера первого разряда соединены с входами сброса коммутационных триггеров всех последующих разрядов, прямой выход второго коммутационного триггера второго разряда соединен с входами сброса и установки первого коммутационного триггера третьего разряда, прямой выход второго коммутационного триггера которого соединен с входами сброса всех коммутационных триггеров разрядов с четвертого по (К - 1)-й и с входами сброса и установки первого коммутационного триггера К-го разряда, прямой выход второго коммутационного триггера каждого из раз.- рядов с четвертого по (К)-й соединен с1647888 1-К Составитель О,СкворцовРедактор Т.Зубкова Техред М.Моргентал Корректор О.Кравцов Тираж 472 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 аказ 16 ВНИ: ходами сброса и установки первого комму"ационного триггера последующего разряда, а в каждом Т-триггере прямой выход триггера памяти соединен с входом установки первого коммутационного триггера, инверсный выход которого соединен с входом установки триггера памяти, инверсный выход второго коммутационного триггера соединен с входами сброса триггера памяти и первого коммутационного триггера, в каждом Т-триггере, кроме первого, прямой выход первого коммутационного триггера соединен с входом установки второго коммутационного триггера, в первом разряде инверсный выходтриггера памяти соединен 5 с входом установки второго коммутационного триггера, инверсный выход первого коммутационного триггера соединен с входом сброса второго коммутационного триггера, а входы сброса коммутационных 10 триггеров соединены с входной шиной счетного устройства.