Счетчик импульсов

(54) СЧЕТЧИК ИМПУЛЬСОВ (57) Изобретение относится к ав вычислительной технике и мож пользовано для организации пр в частично-развернутой форм Фибоначчи, Цель изобретения - контролепригодности путем сче но-развернутой форме 1-го кода - достигается тем, что в счетчик введены 0-триггер 2, вход 7 раса ройства, выход 8 расширения ус каждую ячейку введены элемент мент ИЛИ 12, вход 15 ячейки ячейки, а синхронный триггер 9 виде ОЧ-триггера, Счетчик также орска-технолоинницкого по ская теория изкомпьютерной контроль, авто 8, с. 3.М.М. Цифровые системы. - М.: 7 42 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬС(71) Специальное конструктгическое бюро "Модуль" Влитехничсского института(56) Стахов А.П, Алгоритмичемерений и основанияарифметики. - "Измерения,матизация", Вып. 2 (66), 198Каган Б,М., Каневскийвычислительные машины иЭнергия, 1974, с. 209, рис, 3 томатике и ет быть исямого счета е 1-го кода повышение та в частичФибоначчи импульсов ирения усттройства, в И 11, элеи выход 18 выполнен в содержит п1647889 40 45 50 однотипных ячеек 1, вход 2 синхронизации,информационный выход 4, выход 5 переноса,Изобретение относится к автоматике и вычислительной технике и может быть использовано для огранизации прямого счета . в частично-развернутой форме (Ч РФ) 1-го кода Фибоначчи,Целью изобретения является повышение контролепригодности путем счета в ЧРФ 1-го када Фибоначчи,ЧРФ 1-го кода Фибоначчи получается из минимальнойформы(МФ)1-гокода Фибоначчи путем "мгновенной" развертки каждой единицы в 1-м разряде кода в две единицы, расположенные в (1-1)-м и (1-2)-м разрядах преобразованного в ЧРФ кода.Пример,МФ 010100100ЧРФ 001111011В таблице приведены кодовые эквиваленты первых девяти целых чисел в ЧРФ,На чертеже изображена функциональная схема устройства.Устройство содержит и однотипных ячеек 1, О-триггер 2, вход 3 синхронизации, информационный выход 4, выход 5 переноса, вход 6 заема, вход 7 расширения устройства, выход 8 расширения устройства,Каждая ячейка 1 содержит ОЧ-триггер 9, первый элемент И 10, второй элемент И 11, элемент ИЛИ 12, первый, второй и третий входы 13, 14 и 15 соответственно, первый, второй и третий выходы 16, 17 и 18 соответственно.Вход 3 синхронизации устройства подключены к входам 13 ячеек 1 и С-входу триггера 2, Выходы 16 ячеек 1 являются старшими разрядами выхода 4 устройства, Выход триггера 2 является младшим разрядом выхода 4 устройства. Выход 5 переноса соединен с выходом 17 ячейки 1,и, вход 15 которой подключен к входу 7 расширения устройства, Вход 6 заема устройства соединен с входом 14 ячейки 1.1, выход 18 которой подключен к О-входу триггера 2 и выходу 8 расширения устройства. Выход 17 1-й ячейки соединен с входом 14 ( + 1)-й ячейки. Выход 18 1-й ячейки соединен с входом 15 ( - 1)-й ячейки.В каждой ячейке С-и Ч-входы триггера 9 подключены соответственно к входам 13 и 14 ячейки, О-вход триггера 9 соединен с выходом элемента ИЛИ 12 первый и второй входы которого подключены к входу 15 и выходу 18 ячейки, Выход триггера 9 соединен с выходом 16 ячейки и первым входом 5 10 15 20 25 30 35 вход 6 заема, элемент И 10, входы 13, 14ячеек и выходы 16, 17 ячеек. 1 табл. 1 ил,элемента И 10, выход которого соединен с выходом 17 ячейки и инверсным входом элемента И 11, выход которого соединен с выходом 18 ячейки. Вторые входы элементов И 10, 11, Ч-вход триггера 9 подключены к входу 14 ячейки, ОЧ-триггер 9 и О-триггер 2 выполнены с динамическим управлением.При наращивании структуры до(2 п + 1)-й разрядности выход 4,1 старшей секции следует опустить, соединить соответствующие вход 7.расширения младшей секции с выходом 8 расширения старшей секции, при этом вход 7 расширения старшей секции подключить к шине информационного нуля устройства. Вход 6 заема старшей секции соединить с выходом 5 переноса младшей секции, при этом вход 6 заема младшей секции подключить к шине информационной единицы устройства.Устройство работает следующим образом,Элементы И 10 образуют блок сквозного переноса и формируют на своих выходах унитарный код, нулевые разряды которого блокируют изменение состояния старших разрядов устройства на следующем такте работы устройства. Элементы И 11 преобразуют унитарный код в единичный позиционный код. Элементы ИЛИ 12 удваивают единичный код до ЧРФ, который и определяет состояние разрядов изменяемой части кода на следующем такте работы устройства,Возможен перевод счетчика в режим прямого счета в классическом двоичном коде, для чего необходимо входы 15 каждой ячейки подключить к шине информационного нуля устройства и исключить триггер 2,Формула изобретения Счетчик импульсов, содержащий и (и = =1, 2, 3,.) однотипных ячеек, вход синхронизации, информационный выход, вход заема и выход переноса, причем вход синхронизации соединен с первым входом каждой из ячеек, первые выходы ячеек являются старшими разрядами выхода устройства, второй выход -й( = 1, 2, 3, и) ячейки соединен с вторым входом (1 +.1)-й ячейки,второй выход и-й ячейки соединен с выходом переноса устройства, второй вход младшей ячейки соединен с входом заема устройства, кроме того, каждая ячейка содержит первый элемент И и синхронный1647889 Составитель О.СкворцТех ред М, Моргентал Корректор М.Максимишинец Редактор Т,Юрчикова Подписноезобретениям и открытиямРаушская наб 4/5 ГКНТ ССС Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 триггер, первый и второй входы которого подключены соответственно к первому и второму входам ячейки, выход соединен с первым входом первого элемента И и первым выходом ячейки, второй вход ячейки соединен с вторым входом первого элемента И, выход которого подключен к второму выходу ячейки, отл ич а ю щи й с я тем, что, с целью повышения контролепригодности путем счета в частично-развернутой форме 1-го кода Фибоначчи, в него введен О-триггер, выход которого является младшим разрядом информационного выхода устройства, С-вход соединен. с входом синхронизации устройства, а О-вход - с третьим выходом младшей ячейки, кроме того, в каждую ячейку введены второй элемент И и Заказ 1652 Тираж 470 В НИИПИ Государственного комитет 113035, Москва, Фэлемент ИЛИ, асинхронный триггер выполнен в виде РЧ-триггера, первый, второй и третий входы которого являются соответственно С, Ч и Р входами, О-входсоединен 5 с выходом элемента ИЛИ, первый вход которого является третьим входом ячейки, второй вход соединен с выходом второго элемента И, первый инверсный и второй прямой входы которого подключены соот ветственно к выходу и второму входу первого элемента И, выход второго элемента И является третьим выходом 1-й ячейки и соединен с третьим входом (1-1)-й ячейки, третий вход и-й ячейки является входом 15 расширения устройства, третий выход младшей ячейки является выходом расширения устройства.