Способ очистки подложек гибридных интегральных микросхем

Номер патента: 1628838

Авторы: Космодемьянская, Шурова

ZIP архив

Текст

Изобретение относится к микроэлектронике, в частности к очистке подложек гибридных микросхем в процессе монтажа.Цель изобретения - повышение качества очистки и снижение токсичности состава,Цель достигается эа счет использования в составе для очистки, содержащем Гидроокись аммония, воду и поверхностно-активное вещество (ПАВ), в качестве ПАВ вещество формулы ВС 6 Н 40(СН 2 СН 20)п Н, где В СЯН 19, и = 10 или 12 в сочетании с поливинилпирролидоном, причем обработку в укаэанном составе проводят при 50-60 С в течение 10-15 мин,Приготовление состава заключается в смешивании водного раствора гидроокиси аммония с водным раствором ПАВ, в качестве которых используют оксиэтилированный моноалкилфенол Неонол АФ 9-10 или Неонол АФ 9-12 и поливинилпирролидон.П р и м е р. В деиониэованной воде(удельное сопротивление 10 Мом) готовят 1 л моющего состава при следующем количественном соотношении компонентов, мас, %:Гидроокись аммония (25) 1,25 Неонол Аф 9-10 0,25 Поливинилпирролидон 0,025 Вода до 100Платы микросхем УВ 01 У с навеснымиэлементами, посаженными на лудящую пасту ПЛ, устанавливают в кассету и по 5 гружают моющий состав с температурой55 С, обрабатывая в течение 15 мин.После обработКи подложки промываютв токе деионизованной воды с удельнымсопротивлением 10 Мом комнатной темпе 10 ратуры втечение 1,5-2 мин и сушаточищенным сжатым воздухом. Далее подложкипоступают на визуальный контроль качества очистки. Показатели качества очисткиприведены в таблице,15 Как следует из таблицы, состав обеспечивает качественную очистку подложек гибридных микросхем от канифольного флюсав процессе монтажа. Отклонение значенийсопротивлений резисторов после очистки от2 первоначальных составляет +0,6. Повышается стабильность процесса УЗ-сварки,увеличивается прочность сварного соединения. Отсутствуют механические нарушенияповерхности (изолирующей, проводниковой, резистивной). Выход годных увеличивается до 100,1628838 Продолжение таблицы Выход годных,Способность к Качество очиПример разварке стки Канифоль флюс не обнаружен0,016 2 3 4 5 6 7 100 100 100 100 100 71 6,5-8,0 6,5-8,5 6,5-9,5 6,5-8,0 6,5-8,5 2,5-4,0 0,007 0,035 0,018 0,025 0,054 0,788 Нестабильность процесса сварки 93,6-4,5 83 0,638 Составитель Г.ГригоренкоТехред М.МоргенталКорректор Н,Король Редактор В,Фельдман Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж-З 5, Раушская наб., 4/5 Заказ 1659 Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 Отклонение значений сопротивлений резисторов ( после очистки) от первоначальных значений,(допускаетсяо 02 Формула изобретенияСПОСОБ ОЧИСТКИ ПОДЛОЖЕК ГИБРИДНЫХ ИНТЕГРАЛЬНЫХ МИКРО СХЕМ от канифольного флюса, включающий обработку подложек в составе, содержащем гидроокись аммония, поверхностно-активное вещество и воду, их промывку деионизованной водой и 10 сушку, опиичающийся тем, что. с целью повышения качества очистки и снижения токсичности процесса, при обработке подложек в качестве поверхностно- активного вещества используют смесь 15 оксиэтилиоован ного моноалкилфенола Прочность сварного сое. диненияформулы РСвНО(СН 2 СН 20) ф Н, где РС 9 Н 19, и фф 10 или 12, и поливинилпирролидона при следующем соотношении компонентов, мас.:Гидроокись аммония 1,25 - 1,45 Поливинилпирролидон 0,025 - 0,35 Оксиэтилированныи моноалкилфенол формулыРСВН 40(СН 2 СН 20)п ф Н,где Р - СвНа, п - 10 или12 0,25 - 0,35Вода Остальноепричем обработку проводят при 50- 60 С в течение 10 - 15 мин.

Смотреть

Заявка

4619330/21, 12.12.1988

Ярославское научно-производственное объединение "Электронприбор"

Космодемьянская Н. П, Шурова И. Г

МПК / Метки

МПК: H05K 3/26

Метки: гибридных, интегральных, микросхем, подложек

Опубликовано: 20.03.1996

Код ссылки

<a href="https://patents.su/3-1628838-sposob-ochistki-podlozhek-gibridnykh-integralnykh-mikroskhem.html" target="_blank" rel="follow" title="База патентов СССР">Способ очистки подложек гибридных интегральных микросхем</a>

Похожие патенты