Преобразователь код-частота гармонического сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 4 НОЗМ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(57 ) Изобретение относится к вычислительной технике и предназначенодля использования в радиотехническихустановках в качестве программно-перестраиваемого высокостабильного генератора. Целью изобретения является уменьшение погрешности воспроизведения изменяющего по частоте непрерывного сигнала. Работа преобразователя основана на цифровом вычислении выборок фазы в накопителе 2путем суммирования ее предыдущегозначения с приращением, сформированным в цифровом множительном блоке 10.В вычислителе 3 синуса значение фазы преобразуется в значение амплитуды и далее в преобразователе 4 коданалог в аналоговый сигнал, которыйфильтруется узкополосным следящимфильтром 11. При этом по импульсузаписи с шины 17 происходит переписьпредыдущего значения кода частотыиз регистра 12 в регистрыи 13, апо его заднему фронту - запись нового значения кода частоты на шине18 в регистр 2. В вычитающем блоке14 формируется разность между последующим и предыдущим значениями кодачастоты, характеризующая приращениекода частоты. Это приращение интегрируется в цифровом интеграторе, образуемом комбинационным сумматором15 и регистром 1. В результате навыходе регистра 1 формируется линейно изменяющийся код текущего значения частоты, который обновляется с1292185 тактом, определяемым тактовым генератором 5,и .делителем частоты 16,текущее значение кода частоты преобразуется в кодовом преобразователе6 в код, определяющий длительность Изобретение относится к вычислительной технике, может быть использовано, например, в качестве програм. мно-перестраиваемых высокостабильных генераторов и является усовершенствованием устройства по авт.св.Р 949799,Цель изобретения - уменьшение погрешности воспроизведения изменяющегося по частоте непрерывного сигнала.На чертеже приведена структурная электрическая схема преобразователя код-частота гармонического сигнала.Преобразователь содержит первый регистр 1 кода частоты, накопитель 2, вычислитель 3 синуса, преобразователь 4 код-аналог, тактовый тенератор 5, кодовый преобразователь 6, элемент И 7, счетчик 8 импульсов, элемент 9 сравнения, цифровой множительный блок 10, узкополосный следящий фильтр 11, второй 12 и третий 13 регистры кода частоты, блок 14 вычисления, комбинационный сумматор 15, делитель 16 частоты, шину 17 записи, шину 18 входного кода и выходную шину 19.Преобразователь работает следующим образом.Регистры 12 и 13 предназначены для хранения двух последовательных значений кодов частоты. По импульсу записи, поступающему по шине 17, происходит перепись предыдущего значения кода частоты из регистра 12 в регистры 1 и 13, а по его заднему фронту - запись нового значения кода частоты на шине 18 в регистр 12. В блоке 14 формируется разность между последующим и предыдущим значениями кода частоты, характеризующая приращение кода частоты в интервале поступления целеуказаний. Регистр 1 совместно с комбинационным сумматором периода суммирования в накопителе 2,путем подсчета импульсов тактовойчастоты в счетчике 8, обнуляемом посигналу равенства кодов с элемента9 сравнения. 1 ил,15 образует цифровой интегратор, Навход комбинационного сумматора 5 свыхода блока 14 поступает поделеннаяна 2 (за счет сдвига на ш разря дов) величина приращения кода частоты, Это приращение интегрируется вцифровом интеграторе путем суммирования с предыдущим значением кода 1 Очастоты, храни 11 ым в регистре 1, врезультате этого на выходе регистра1 формируется линейно изменяющийсякод текущего значения частоты. Запись нового текущего значения кодачастоты в регистрпроизводится стактом, определяемым частотой навыходе делителя 16 частоты. При выполнении соотношенияТ ТоТ огогде и - коэффициент деления делителя1 б частоты;- частота колебаний тактовогогенератора 5;Т - период поступления кодовочастоты;п - величина сдвига разряднойсетки приращения кода частоты относительно разряднойсетки установочного значениякода частоты,количество суммирований эа периодтТ составляет 2 , вследствие чегополная величина приращения кода вцифровом интеграторе за этот период 35 равна коду на выходе блока 14.Текущее значение кода частотыпреобразуется в кодовом преобразователе 6 в код, определяющий длитель- .ность периода суммирования в накопи теле 2, Формирование требуемого периода суммирования в накопителе 2осуществляется подсчетом заданногокодовым преобразователем б количества периодов колебаний генератора 5 45 в счетчике 8, обнуление которогоосуществляется при равенстве кодов1292185 Составитель В, Войтов Техред И.Попович Корректор С. Йекмар Редактор Н. Тупица Тираж 902 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 286/58 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 на входах элемента 9 сравнения ипоступлении очередного счетного импульса на вход элемента И 7.В накопителе 2 вычисляется фаза синтезируемого колебания путем суммирования ее предыдущего значения с приращением, сформированным в цифровоммножительном блоке 10. В вычислителе3 синуса значения фазы преобразуютсяв значения амплитуды и далее в преобразователе 4 код-аналог в аналоговый сигнал, который фильтруется следящим фильтром 11. Формула изобретения 15 Преобразователь код-частота гармонического сигнала по авт. св9 949799, о т л и ч а ю щ и й с я тем что с целью уменьшения погрешЭ у20 ности воспроизведения измеряющегося по частоте непрерывного сигнала, в него введены блок вычитания, комбинационный сумматор, делитель частоты и второй и третий регистры кода частоты, входы, записи которых объединены с первым входом записи первогорегистра кода частоты и являются шиной записи, при этом первый информационный вход первого регистра кодачастоты объединен с информационнымвходом третьего регистра кода частоты и суммирующим входом блока вычитания и подключен к выходу второгорегистра кода частоты, информационный вход которого является шинойвходного кода, причем выход третьегорегистра кода частоты подключен квычитающему входу блока вычитания,выход которого соединен с первымвходом комбинационного сумматора,второй вход которого соединен с выходом первого регистра кода частоты,а выход подключен к второму информационному входу первого регистракода частоты, второй вход записикоторого соединен с выходом делителячастоты, вход которого соединен свыходом тактового генератора.