Делитель частоты следования импульсов

(51)5 САНИЕ ИЗОБРЕТЕ г2 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1307587, кл. Н 03 К 23/66, 25.12.85.Авторское свидетельство СССРМ 1368984, кл. Н 03 К 23/66, 26.05.86.Авторское свидетельство СССРМ 1431069, кл. Н 03 К 23/66, 04,02.87,(57) Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники, Цель изобретения - повышение быстродействия - достигается за счет введения (и + 1)-разрядного дешифратора 5 и вентиля 9 и органиэации новых функциональных связей. Устройство также содержит триггеры 1 - 3, н-разрядный счетчик 4 импульсов, вентили б - 8, входную и выходную шины 10 и 11. Быстродействие обеспечивается за счет отсутствия предустановки триггера 1, понижающего в два раза частоту входных импульсов. 1 ил.Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники,Цель изобретения - повышение быстродействия.На чертеже приведена электрическая структурная схема делителя частоты следования импульсов.Устройство содержит первый, второй и третий триггеры 1, 2 и 3, и-разрядный счетчик 4 импульсов, (и + 1)-разрядный дешифратор 5 первый, второй, третий и четвертый вентили 6, 7, 8 и 9 (первый и четвертый типа ЗАПРЕТ, второй и третий типа ИЛИ), входную и выходную шины 10 и 11, при этом входная шина 10 соединена со счетным входом первого триггера 1, первый выход которого соединен с первым (инверсным) входом первого вентиля 6, со вторым (инверсным) входом четвертого вентиля 9, выход которого подключен ко входу сброса третьего триггера 3, со, счетным входом и- разрядного счетчика 4 импульсов и с информационным входом третьего триггера 3, выход которого соединен со входом сброса и-разрядного счетчика 4 импульсов, с первым входом третьего вентиля 8, выход которого подключен к выходной шине 11, и со вторым входом второго триггера 2, первый и второй выходы которого соединены со входами управления соответственно сложением и вычитанием и-разрядного счетчика 4 импульсов, первый вход соединен с выходом первого вентиля 6, второй вход которого соединен со вторыми входами второго и третьего вентилей 7 и 8 и с 1-выходом (и + 1)-разрядного дешифратора 5, вход младшего (нулевой) разряда которого соединен со вторым выходом первого триггера 1, входы старших разрядов (с 1-го по 1-й) соединены поразрядно с выходом и-разрядного счетчика 4 импульсов, первый выход соединен с первым (прямым) входом четвертого вентиля 9, (И -1)-й выход - с первым входом второго вентиля 7, выход которого соединен с тактовым входом третьего триггера 3, причем М равно 2", аможет принимать значение от 1 до М,Устройство работает следующим образом.Триггер 1 и счетчик 4 образуют (п + 1)- разрядный счетчик импульсов, младший разряд которого работает в режиме непрерывного двоичного счета, а старшие разряды могут сбрасываться в нуль. Емкость этого счетчика импульсов определяет величину максимального коэффициента деления устройства. Все триггеры счетчика 4 сраба 510 35 40 50 подсчета (К+1)-го входного импульса триг 55 15 20 25 30 тывают по заднему фронту поступающих на их вход импульсов.Дешифратор 5 имеет М = 2" выходов,и+1На выходах дешифратора формируется сигналы единичного уровня при соответствующих кодовых комбинациях на его (и + 1)-х входах. Нулевой и (М)-й выходы дешифратора 5 не используются, Первый выход дешифратора 5 используется для контроля нулевого состояния счетчика 4 в том случае,когда триггер 1 находится в единичном состоянии. (М)-й выход дешифратора 5 используется для определения момента перехода счетчика 1 в состояние "Все единицы". 1-й (коммутируемый) выход дешифратора 5 определяет величину К коэффициента деления устройства.В исходном состоянии триггеры 1, 2 и 3, а также триггеры счетчика 4 установлены в нулевые состояния (цепи установки на схеме не показаны).При поступлении на шину 10 входных импульсов начинается их счет. При подсчете К-го входного импульса на -м выходе дешифратора 5 появляется сигнал единичного уровня, который поступает на второй вход вентиля б, и через вентили 7 и 8 - на тактовый вход триггера 3 и на шину 11,Дальнейшая работа устройства определяется состоянием триггера 1, в которое он переходит после подсчета К-го входного импульса.Если К-й входной импульс является четным, то после его подсчета триггер 1 оказывается в нулевом состоянии, в результате чего сигнал сдиничного уровня со второго выхода триггера 1 закрывает вентиль б, а также поступает на информационный вход триггера 3. Поэтому после подсчета К-го входного импульса (при четном К) триггер 2 остается в исходном состоянии, а триггер 3 пеоеходит в единичное состояние. При этом сигнал единичного уровня с выхода триггера 3 поступает на второй вход триггера 2, подтверждая его исходное состояние, на вход сброса счетчика 4, и через вентиль 8 - на шину 11. Счетчик 4 при этом обнуляется, а на нулевом выходе дешифратара 5 появляется сигнал единичного уровня. После гер 1 переходит в единичное состояние, в результате чего открывается вентиль 9, а на первом выходе дешифратора 5 появляется сигнал единичного уровня, который через открытый вентиль 9 поступает на вход сброса триггера 3. В результате прекращается обнуление счетчика 4 и заканчивается выходной импульс на шине 11.В дальнейшем (п ри четных К) работа устройства повторяется,Заказ 202 ТиражПодписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва,Ж, Раушская наб,; 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Если К-й входной импульс является нечетным, то после его подсчета триггер 1 оказывается в единичном состоянии, в результате чего после подсчета К-го входного импульса состояние триггера 3 не изменяется, а триггер 2 переходлт в единичное состояние, Выходными сигналами триггера 2 счетчик 4 переводится в режим вычитания, Очередной(К+1)-й входной импульс переводит триггер 1 в нулевое состояние, в результате чего содержимое счетчика 4 уменьшается на единицу, а сигнал на 1-м выходе дешифратора 5 и, следовательно, на шине 11 становится нулевым.Поскольку при подсчете К-го входного импульса К - число нечетное) в счетчике 4 было записано число 0,5 ,К), то после подсчета (К+1)-го входного импульса в счетчик 4 буде г записано число 0,5(К)-1, После подсчета (К+3)-го входного импульса в счетчике 4 будет записано число 0,5 К)-2, После подсчета (К+го)-го входного импульса (гп - нечетное число) в счетчике 4 будет записано число 0,5 (К)-0,5 (в+1). Нетрудно видеть, что при в = К, т.е, после подсчета 2 К)-го входного импульса, счетчик 4 перейдет в нулевое состояние. При подсчете (2 К)-го входного импульса триггер 1 перейдет в единичное состояние, а после 2 К-го входного импульса - в нулевое. При этом из счетчика 4 будет вычтена очередная единица, что приведет к его установке в состояние "Все единицы", Поэтому после посчета 2 К- го входного импульса на й)-м выходе дешифратора 5 появляется:игнал единичного уровня, который через вентиль 7 поступает на тактовый вход триггера 3. Триггер 3 переходит при этом в единичное состояние, в результате чего появляется выходной импульс устройства и осуществляется сброс триггера 2 и счетчика 4 в исходное состояние. При переходе триггера 2 в нулевое состояние счетчик 4 переводится в режим сложения,Очередной (2 К+1,-й входной импульс переводиттриггер 1 в единичное состояние, в результате чего на первом выходе дешифратора 5 появляется сигнал единичного 5 10 1; 20 25 30 35 40 45 уоовня, который через открывшийся вен. тиль 9 поступает на вход сброса трипера 3. Триггер 3 переходит при этом в нулевое состояние, в результате чего заканчивается выходной импульс делителя, а устройство оказывается в исходном состоянии,В дальнейшем при делении на нечетные коэффициенты работа устройства повтоояется сдвоенными циклами, причем в нечетных циклах счетчик 4 работает в режиме сложения, а в четных - в режиме вычитания.Формула изобретенияДелитель частоть: следования импульсов,содержащий первый триггер, счетный вход которого соединен с входной шиной, первый выход - со счетным входом и-разрядного счетчика импульсов, входы управления сложением и вычитанием которого соединены соответственно с первым и вторым выходами второго триггера, первый вход которого соединен с выходом первого вериг;иля, третий триггер, тактовый вход которого соединен с выходом второго вентиля, и третий вентиль, выход которого соединен с выходной шиной, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия, в него введен (п+1;-разрядный дешифратор и четвертный вентиль, выход которого соединен с входом сброса третьего триггера, первый вход с пврвым выходо л (и+1)-разрядного дешифратора, вход младшего разряда которого соединен с вторым выходом первого триггера, первый выход которого соединен с вторым входом четвертого вентиля, с первый входом первого вентиля и с информационным входом третьего триггера, вь,ход которого соединен с первым входом третьего вентиля, с вторым входом второго триггера и с входом сброса и-разрядного счетчика импульсов, выходы которого соединены поразрядно с входами старших разрядов (и+1)-разрядного дешифратора, (й)-й, где М = 2", выход которого соединен с первым входом второго вентиля, второй вход которого соединен с -м, где 1.изменяется от 1.до Й, выходом (п+1)-разрядного дешифраторг и с вторыми входами первого и третьего вен гилей.