Устройство для синхронизации вычислительной системы
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
"1 ПИСАНИЕ ИЗОБРЕТЕНИЯ ДАРСТ 8 ЕНКИЙ КОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРР 1226428, кл. С 06 Р 1/04, 1984.Авторское свидетельство СССРВ 1068921, кл. С 06 Р 1/04, 1982.(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к облати вычислительной техники и может быть использовано при построениивычислительных систем на базе нескольких однотипных цифровых вычислительных машин. Целью изобретенияявляется повышение надежности синхронизации вычислительной системы.Отличительной особенностью устройства является то, что в устройстверассогласование сигнала времени ВМи сигнала точного времени общейсистемы отсчета, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматическибез участия оператора. 4 ил.1291953 Изобретение относится к вычислительной технике и может быть испольэовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин,.Целью изобретения является повышение надежности синхронизации вы"числительной системы.На фиг.1 приведена схема устройства; на фиг.2 - временная диаграмма работы устройства в режиме контроля синхронности на фиг,3 - временная диаграмма работы устройствав режиме подсинхронизации при положительной величине несинхронностина фиг.4 - временная диаграмма работы устройства в режиме подсинхронизации при отрицательной величине несинхронности,Устройство содержит задающий генератор.1, счетчики 2 и 3, регистр4, дешифраторы 5 и 6, элементы И 7группы 8, элементы И 9 группы 10,селекторы 11 группы 12, триггеры13 и 14, элементы И 15-19, элементы ИЛИ 20, элемент НК 21, селектор22, вход 23 сигнала несинхронностиустройства, стробирующий вход 24устройства, вход 25 сигнала точноговремени общей системы отсчета устройства, выходы 26 устройства. Устройство синхронизирует каждуюг,ЦВМ вычислительной системы с сигналами точного времени плавно:с дискретом в один такт частоты работызадающего генератора 1.Старший разряд регистра 4 является знаковым разрядом величины несинхронности.При положительном знаковом разряде величины несинхронности (старшийразряд. регистра 4 равен нулю) режимподсинхронизации проводится путем 45уменьшения цикла выработки и управляющих сигналов на величину длительности одного такта (- в 1) частотызадающего генератора 1,При отрицательном знаковом разряде величины несинхронности (старшийразряд регистра 4 равен единице) режим подсинхронизации проводится путем увеличения цикла выработки управляющих сигналов на величину длительности одного такта (+в 1) частоты задающего генератора 1.Устройство работает следующим образом. 2Задающим генератором 1 формируется серия тактовых импульсов, которая поступает на счетный вход счетчика 2. По состояниям счетчик 2 на выходах дешифратора 5 при синхронном режиме работы устройства Формируется ю выходных сигналов, а в режиме подсинхронизации устройства " (н -1) или (и+1) выходных сигналов, Режим подсинхронизации устройства определяется отсутствием полного обнуления всех разрядов счетчика 3. В зависимости от состояния старшего разряда регистра 4 посдений (и-й) сигнал на выходе элемента ИЛИ 20 вырабатывается по принятию счетчиком 2 состояния (в) или.ь ипи (л+1). Выходные сигналы 1,2 , п, п, и через выходы 26 устройства поступают на управляющие входы ЦВМ вычислительной системы, По появлению последнего (и-го) сигнала на выходе элемента ИЛИ 20 производится уменьшение на единицу содержимого счетчика 3 (до полного. его обнуления) и обнуление счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов.В режиме подсинхронизации устройства цикл выработки управляющих сигналов изменяется на величину длительности одного такта (+ вс) работы задающего генератора 1. При этом количество управляющих сигналов в цикле остается неизменным, т.е. последний управляющий сигнал цикла формируется на (м)-м или (+ 1)-м значении счетчика 2. Узел управления режимом контроля синхронности устройства содержит элементы И 7 группы 8, триггеры 13 и 14, элементы И 18, 19, селектор 22,В исходном состоянии триггера 13 и 14 обнулены.Рассмотрим работу устройства в режиме контроля синхронности на временной диаграмме (фиг.2).В момент времени г во время появления сигнала несинхронности по входу 23, сигнал поступает на единичный вход триггера 14. При этом триггер 14 устанавливается в единичное состояние, инверсный выход которого запрещает выработку управляющих сигналов на выходах элементов И 9 группы 10. Прямой выход триггера 14 устанавливает все разряды счетчика 3 в нулевое состояние,1291953 Во время режима контроля синхронности устройство использует толькоВ два последовательно поступающих сиг. нала точного времени по входу 25, а в остальное время - сигналы времени из ЦВМ по входу 24, эквивалентные сигналам точного времени общей системы отсчета.Рассмотрим работу устройства в режиме подсинхронизации при положительной величине несинхронности (фиг.3).В момент времениво время появления сигнала времени ЦВМ по стробирующему входу 24, по сигналу с выхода селектора 22 величина нет.е. прекращается режим подсинхронизации.В момент времени С , во времяпоявления первого сигнала точного.времени общей системы отсчета повходу 25, сигнала точного времениобщей системы отсчета, сигнал черезселектор 22, элемент И 19 поступаетна единичный вход триггера 13 и через элемент ИЛИ 20 на обнуляющийвход счетчика 2, т.е. переход наследующий цикл выработки управляющихсигналов.,В период времени от й до й циклы выработки управляющих сигналов являются постоянными (ь=п).В момент времени, во время появления второго сигнала точного времени общей системы отсчета по входу 25, сигнал через селектор 22, элемент И 18 поступает на нулевые . входы триггеров 13 и 14, Йо данному сигналу накопленная величина несинхронности из счетчика 2 через элемент И 7 группы 8 переписывается на регистр 4 и хранится там до следующего сигнала несинхронности. Сигнал , с выхода элемента И 18 поступает также через элемент ИЛИ 20 на обнуляющий вход счетчика 2, т.е, переход на следующий цикл выработки управляющих сигналов. Снимается запрет на выработку управляющих сигналов на выходах элементов И 9 группы , 10 и обнуляющий сигнал счетчика 3. После этого абсолютная величина несинхронности из регистра 4 черезселекторы 11 группы 12 переписывается в счетчик 3 (при нулевом значении старшего разряда регистра 4 " -впрямом коде, а при единичном его значении - в обратном коде). синхронности, полученная в режимеконтроля синхронности, в прямом кодеиз регистра 4 через селекторы 11группы 12 переписывается на счетчик3, и начинается режим подсинхронизации устройства.В период времени от , до й циклы выработки управляющих сигналовявляются постоянными (з=п). В кон .це цикла выработки управляющих сигналов на (д)-м выходе дешифратора5 формируется сигнал, который черезэлементы И 15, ИЛИ 20 и И 17 поступает на вычитающий вход счетчика 3.При этом производится уменьшение егосодержимого на единицу. Сигнал с выхода элемента ИЛИ 20 поступает на об нуляющий вход счетчика 2, т,е. переход на следующий сигнал выработки и 20 управляющих сигналов, Сигналы с выходов элементов И 9 группы 10 через выходы 26 устройства поступают на управляющие входы ЦВМ вычислительнойсистемы.В момент временина вычитающиййвход счетчика 3 поступает последняяединица, т,е, все разряды счетчика 3обнуляются. Режим подсинхронизацииустройства на этом прекращается,В момент времени й на (-1)-мвыходе дешифратора 5 формируетсясигнал, который не поступает на входэлемента ИЛИ 20 из-за нулевого со-стояния счетчика 3, т.е. отсутствия 35 сигнала на выходе элемента НЕ 21.В момент временина т-м выходедешифратора 5 формируется сигнал,который через элементы И 16, ИПИ 20поступает на обнуляющий вход счетчи ка 2, т.е. переход на следующий циклвыработки управляющих сигналов.При синхронном режиме работы устройства циклы выработки управляющихсигналов являются постоянными (е=Ф).Синхронный режим работы устройствапродолжается до появления сигналавремени ЦВМ по стробирующему входу 24.,Далее работа устройства происходитаналогично.50Рассмотрим работу устройства в ре 4жиме подсинхрьнизации при отрицательной величине несинхронности (фиг.4).В момент времени С во время по 55 явления сигнала времени ЦВМ по стробирующему входу 24, по сигналу свыхода селектора величина несинхронности, полученная в режиме контролясинхронности, в обратном коде из1291953 Устройство для синхронизации вычислительной системы, содержащее задающий генератор, два счетчика, регистр, два дешифратора, две группы элементов И, два триггера, пять элементов И, элемент ИЛИ, причем выход задающего генератора соединен со счетным входом первого счетчика, выходы которого соединены с входами первого дешифратора и соответственно с первыми входами элементов И первой группы, выходы первого дешифратора с первого по (л)-й (п- число выходных сигналов) соединены соответственно с первыми входами элементов И второй группы с первого по (и)-й (где и - число выходов устройства), выходы элементов И с первого по (и)-й второй группы являются выходами с первого по (и)-й устройства, выходы элементов И первой группы соединены с входами установки в единицу регистра, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса в ноль первого счетчика,го -й выход первого дешифратора соединен с первым входом второго элемента И, выход третьего элемента И соединен со счетньщ входом второго счетчика, группа выходов которого соединена е входами второго дешифратора, прямой выход первого триггера соединен с . первьщ входом четвертого элемента И,На фиг,1 представлена аппаратурная реализация устройства с использованием счетчика 3 вычитающегр ти па. При этом инверсные выходы разрядов счетчика 3 соединены с выхода- ми дешифратора 6, т.е. он является цешифратором нуля. начинается режим подсинхронизацииустройства.В период времени от Т доциклы выработки управляющих сигналовявляются постоянными (п+1=п).Сигнал на Ь)-м выходе дешифратора 5 не поступает на вход элемента ИЛИ 20 из-за единичного состояния старшего разряда регистра 4.В момент временина -м выходе дешифратора 5 формируется сигнал,который не поступает на вход элемента ИЛИ 20 из-за нулевого состояниясчетчика 3, т.е. отсутствия сигнала на выходе дешифратора 6.В конце цикла выработки управляющих сигналов на (ъ+1)-м выходе дешифратора 5 формируется сигнал, который через элементы ИЛИ 20, И 17поступает на вычитающий вход счетчика 3. При этом производится уменьшение его содержимого на единицу.Сигнал с выхода элемента ИЛИ 20 поступает на обнуляющий вход счетчика2, т.е. переход на следующий циклвыработки управляющих сигналов. Сигналы с выходов элементов И 9 группы 10 через выходы 26 устройствапоступают на управляющие входы ЦВМвычислительной системы.В момент временина вычитаюЬщий вход счетчика 3 поступает последняя единица, т.е. все разряды счетчика 3 обнуляются. Режим подсинхронизации устройства на этом прекращается,В момент временинач -м выхо 4де дешифратора 5 формируется сигнал,который через элементы И 16, ИЛИ 20поступает на обнуляющий вход счетчика 2, т.е. переход на следующийцикл выработки управляющих сигналов.При синхронном режиме работы устройства циклы выработки управляющихсигналов являются постоянными (п=п).Синхронный режим работы устройствапродолжается до появления сигналавремени ЦВМ по стробирующему входу24,Далее работа устройства происходит аналогично. При использовании счетчика 3 суммирующего типа его прямые выходы соединяются с входами дешифратора 6, т.е, он будет являться дешифратором, единицы. При этом величина несинхронности из регистра 4 через селекторы 11 группы 12 должна переписываться в счетчик 3 при нулевом значении старшего разряда регистра 4 в обратном коде, а при единичном его значении - в прямом коде. В режиме контроля синхронности прямой выход триггера 14 должен устанавливать все разряды счетчика 3 в единичное состояние. Рассогласование сигнала времени ЦВМ и сигнала точного времени общей системы отсчета, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматически без участия оператора. Формула изобретения1 129 инверсный выход второго триггера соединен с вторыми входами элементов И с первого по (и)-й второй группы, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности синхронизации, в устройство введена группа селекторов, элемент НЕ, селектор, причем вход сигнала несинхронности устройства соединен с единичным входом второго триггера, прямой выход которого соединен с входом сброса в ноль второго, счетчика, с первым входом пятого элемента И и с первым управляющим входом селектора, стробирующйй вход устройства является первым информационным входом селектора, вход сигнала точного времени общей системы отсчета устройства соединен с вторым информационным входом селектора, инверсный выход второго триггера соединен с вторым управляющим входом селектора и с первым входом п-го элемента И второй группы, выход которого является и-м выходом устройства, выход селектора соединен с вторым входом четвертого элемента И, вторым входом пятого элемента И, со стробирующими входами селекторов группы, инверсный выход первого триггера соединен с третьим входом пятого элемента И, выход которого соединен с единичным входом первого триггера и с вторым входом элемента ИЛИ, вы 1953 8ход четвертого элемента И соединенс нулевыми входами первого и второго триггеров, с третьим входом элемента ИЛИ и с вторыми входами элементов И первой группы, (тг 1)-й выход первого дешифратора соединен спервым ьходом первоГо элемента И,Оп+1)-й выход дешифратора соединенс четвертым входом элемента ИЛИ, 10 прямые и инверсные выходы разрядов,кроме старшего, регистра соединенысоответственно с первыми и вторымиинформационными входами селекторовгруппы, прямой выход старшего раэ ряда регистра соединен с первымиуправляющими входами селекторов группы, выходы которых соединены соответственно с входами установки вединицу второго счетчика, инверсный 20 выход старшего разряда регистра соединен с вторыми управляющими входами селекторов группы и вторым .входом первого элемента И, выходэлемента ИЛИ соединен с первым входом третьего элемента И, вторым входом и-го элемента И второй группы,выход второго дешифратора соединенс входом элемента НЕ, с вторым входом второго элемента И, выход которого соединен с пятым входом элемента ИЛИ, выход элемента НЕ соединенс третьим входом первого элементаИ и вторым входом третьего элемента И.1291953 ираж б Ужгор ВНИИПИ Заказ 264/4 Произв.-полигр. пр-т Ф-Д п(т) ПодписноеПроектная, 4
СмотретьЗаявка
3946715, 13.08.1985
ПРЕДПРИЯТИЕ ПЯ В-2969
МИНГАЛЕЕВ ФАЗЫЛ ФЕРИТОВИЧ, ПЛАСТУН НИКОЛАЙ ТРОФИМОВИЧ, ДЕРЕВНИН ГЕННАДИЙ ФЕДОРОВИЧ
МПК / Метки
МПК: G06F 1/04
Метки: вычислительной, синхронизации, системы
Опубликовано: 23.02.1987
Код ссылки
<a href="https://patents.su/7-1291953-ustrojjstvo-dlya-sinkhronizacii-vychislitelnojj-sistemy.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для синхронизации вычислительной системы</a>
Предыдущий патент: Устройство для управления, например, ножного насоса
Следующий патент: Устройство для ввода информации
Случайный патент: Замок