Генератор псевдослучайной бинарной последовательности

СООЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИРЕСГ 1 У БЛИН 19) (И 51 р С 06 Р 7/5 ГОСУД АРСПО ИЗОБПРИ ГКНТ А БР ИЯ 1 Ь.: А ЬСТВ ычисли ЕННЫЙ КОМИТЕТ ЕТЕНИЯМ И ОТКРЫТИЯМ(56) Авторское свидетельство СССРВ 1196862, кл. С 06 Г 7/58, 1984.Авторское свидетельство СССРУ 1095177, кла С 06 Р 7/58, 1983.(54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ БИНАРНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ(57) Иэобретение относится к втельной технике.и может быть исполь зовано при построении имитационномоделирующей аппаратуры. Цель изобретения - повыщение точности формирования вероятностных свойств генерируемой последовательности путем выявле"ния и устранения сбойных ситуаций.Генератор содержит регистр 1 сдвига,первый 2, второй 3, третий 4 и четвертый 5 сумматоры по модулю два, дополнительный регистр 6 сдвига, счетчик 7, элемент ИЛИ 8. Поставленнаяцель достигается введением четвертого сумматора 5 по модулю два, дополнительного регистра 6 и элементаИЛИ 8.с соответствующими .связями. 1 ил.Изобретение относится к вычислительной технике и может быть исполь"зовано при построении имитационномоделирующей аппаратуры.Цель изобретения - повышение точности формирования вероятностныхсвойств генерируемой последователь"ности путем выявления и устранения.сбойных ситуаций,На чертеже представлена структур"ная схема генератора.Генератор содержит регистр 1 сдви"га 1, первый 2, второй З,третий 4 ичетвертый 5 сумматоры по модулю два,дополнительный регистр 6. сдвига,счетчик , элемент ИЛИ 8.Генератор работает следующим образом.Тактовые импульсы по входу 9 поступают на тактовый вход и-разрядного регистра 1 сдвига. Сигналы с раз-.рядных выходов этого регистра воздействуют на входы первого 2 сумматора по модулю два, выходной сигнал которого поступает на информационныйвход регистра сдвига. Выбор разряд"ных выходов регистра 1, подключаемыхк входам первого сумматора 2 по модулю два, производится таким образом,чтобы обеспечить получение псевдо"случайной последовательности максимальной длины,С приходом каждого тактового импульса очередное псевдослучайное бинарное значение образуется на выходепоследнего разряда регистра сдвигаи поступает на информационный входдополнительного ш-разрядного регистра 6 сдвига. Сдвиг информации в этомрегистре и запись очередного значе-.ния в первый его разряд с выхода регистра 1 также производится по тактовым импульсам от входа 9. На выходепоследнего разряда дополнительногорегистра 6 образуется сдвинутая наш тактов копия последовательности,имеющей место на выходе последнегоразряда регистра 1, Эта последовательность с выхода дополнительногорегистра 6 является выходной псевдослучайной бинарной последовательностью генератора, поступающей на еговыход 1 О. Одновременно эта последовательность воздействует на,один извходов четвертого сумматора по модулю два, на другой вход которого поступает сигнал с выхода третьегосумматора 4 по модулю два. К входам.Формула изобретения Генератор псевдослучайной бинарной последовательности, содержащий регистр сдвига, первый, второй и третий сумматоры по модулю два и счетчик, причем вход тактовых импульсов генератора подключен к счетному входу счетчика и тактовому входу регистра сдвига, выход которого соединен с выходами первого сумматора по модулю два, выход которого соединен с информационным входом регистра 50 55 этого сумматора подключены такие разрядные выходы регистра 1, чтобы навыходе сумматора 4 образовалась последовательность, задержанная на втактов, В результате, при отсутствиисбоев в регистрах 1 и 6 на обоихвходах четвертого сумматора 5 по модулю два будут иметь место полностьюсовпадающие последовательности, врезультате чего на его выходе будетнулевой сигнал,При наличии сбоев в регистрах навыходе сумматора 5 возникает единич 15 ный сигнал, поступающий чеРез эле"мент ИЛИ 8 на выход 11 сигнализациио наличии сбойной ситуации, одновременно этот сигнал воздействует навходы начальной установки регистров2 О и 6, устанавливая их в состояния,соответствующие правильной работегенератора. Второй сумматор 3 по модулю два и счетчик 7 с коэффициентомпересчета и обеспечивают обнаружениеи устранение влияния сбоев, связанных с появлением последовательности,содержащей более, чем и единиц илинулей. При правильном чередованииединиц и нулей на выходе второгосумматора 3 по модулю два образуются единичные сигналы, осуществляющие.сброс счетчикаи не допускающие,тем самым его переполнения в результате счета тактовых импульсов, воздействующих на счетный вход счетчика 7. Если же будет иметь место последовательность, содержащая более,чем и единиц или нулей, через (и+1)такт счетчик выдает сигнал на выходе-переполнения, свидетельствующий о наличии сбойной ситуации. Этот сигналчерез элементыИЛИ 8 осуществляет установку регистров 1 и 6 и по выходу 11 сигнализирует о появлении сбойной ситуации,/Техред М.ДидыкКорректор М.Шароши Редактор А.Мотыль Заказ 48 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 10 516 сдвига, выход второго сумматора по модулю два соединен с входом сброса счетчика, о т л и ч а ю щ и й с я тем, что, с целью повьпнения точности формирования вероятностных свойств генерируемой последовательности, в него введены дополнительный регистр сдвига четвертый сумматор по модулю два и элемент ИЛИ, выход которого является выходом сигнализации о наличии сбойной ситуации в устройстве и соединен с входами начальной установки регистра сдвига и дополнительного регистра сдвига, выходы регистра сдвига соединены с входами третьего сумматора по модулю два, выход которого соединен с пер 19264 6вым входом четвертого сумматора помодулю два, второй вход которого соединен с выходом последнего разряда5дополнительного регистра сдвига, являющимся выходом генерируемой последовательности генератора, а выход соединен с первым входом элемента ИЛИ,второй вход которого соединен с выхо 1 О дом переполнения счетчика, выход последнего разряда регистра сдвига соединен с первым входом второго сумма. тора по модулю два и информационнымвходом .дополнительного регистра сдвига, выход первого разряда которогосоединен с вторым входом второго сумматора по модулю два,