Устройство для определения направления вращения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5625 51)5 С 0 3/О ИЕ ИЗО ТЕНИ двторСК СВИДЕТЕПЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(71) Всесоюзный научно-исследовательский и проектно-конструкторский институт металлургического машиностроения им. А.И.Целикова(56) Аршинов И.С. и др, Циклическая и спорадическая дискретизацияв формирователях сигналов датчиковобратной связи по скорости и положению электропривода, - Электротехническая промышленность,сер. Электропривод. - 1977, вып. 3,с. 22-26, рис. 4,(54) УСТРОЙСТВО ДПЯ ОПРЕДЕЛЕНИЯ НАПРАВЛЕНИЯ ВРАЩЕНИЯ(57) Изобретение относится к измерительной технике и может быть использовано в качестве устройства для определения направления перемещенияконтролируемого объекта в системахавтоматического управления, Целью 2 изобретения является повышение надежности и достоверности определения направления вращения. Устройство формирует импульс прямого или обратного вращения за цикл сигнала датчика, имеющего на выходе две последовательности сдвинутых по фазе сигналов, и содержит дешифратор 1 состояний сигналов датчика, элементы 2 и 3 памяти, выходные вентили 4, 5 и схему сброса элементов памяти, выполненную на элементе б задержки, элементе И 7, элементе ИЛИ 8, Каждый из элементов памяти выполнен на ЕЯ-триггере и двух П-триггерах, в которые за цикл изменения сигнала датчика . производится последовательная перезапись зафиксированной в начале цикла смены состояния сигналов датчика. Выходной импульс устройства формируется ( лишь после регламентированного чередования разрешенных событий, чем обес- = печивается повышение надежности и достоверности определения направления вращения. 1 з.п. ф-лы, 2 ип.Изобретение относится к измерительной технике и может быть использовано в качестве устройства для определения направления вращения илиперемещения контролируемого объектав системах автоматического управЛения,Целью изобретения является повыцение надежности и достоверности определения направления вращения.На Фиг. 1 приведена схема устройва, где элементы памяти с входящи в ник элементами оконтурены сплошми линиями; на фиг. 2 - временая диаграмма, поясняющая работустройства,Устройство содержит дешифраторостояния сигналов датчика (не покаан), два элемента 2 и 3 памяти,20ыходные вентили 4 и 5, элемент 6адержки, двухвходовый элемент И иухвходовый элемент ИЛИ. Первыи,торой и третий входы первого элемента 2 памяти соединены соответственно 25первым, вторым и третьим выходамиешифратора 1. Первый, второй и третий входы второго элемента 3 памятисоединены соответственно с третьим,Вторым и первым выходами дешифратора 1. Четвертый выход дешифраторасоединен с первым входом каждого извыходных вентилей 4 и 5 и элементом6 задержки.Второй вход каждого из выходныхвентилей соединен с выходом одногоиз элементов памяти и одним из входов двухвходового элемента И 7, Выходы элементов И 7 и элемента 6 задержки через схему ИЛИ 8 связаны с40входом сброса каждого из элементов2 и 3 памяти.Объединенные входы сброса всехтриггеров 9-11 (12-14) элементов памяти соединены с четвертым входом - 45с входом сброса элемента памяти,Элементы 2 и 3 памяти выполнены каждый на одном КЯ"триггере 9 (12),первом 10 (13) и втором 11 (14) Ртриггерах причем выход КЯ-триггераВО9 (12) соединен с входом первогоП-триггера 10 (13), выход которогосоединен с входом второго П-триггера11 (14).Выходами элементов 2 и 3 памяти явчяются выходы вторых 0-триггеров 11(14), а первым, вторым и третьим вхоами блоков памяти - соответственноК-вход КЯ-триггера, С-вход первого П-триггера и С в вх второго П в триггера,Устройство для определения направления вращения работает следующим образом.Выходы сигнала датчика - две сдвинутые по Фазе последовательности перекрывающихся сигналов Х 1 и Х 2 (фиг,2)поступают на входы дешифратора 1 состояния сигналов датчика, С выходовдешифратора 1 снимаются сигналы 1-1,1"2, 1-3, 1-4 (фиг. 2) По этим сигналам за цикл сигнала датчика производится последовательная перезаписьзафиксированной в начале цикла смены состояния сигналов датчика втриггере элементов 2 или 3 памяти (взависимости от направления вращениядатчика).Выходной импульс вырабатываетсяустройством на выходах вентилей 4или 5 в конце цикла входных сигналовпосле регламентированного чередования ряда разрешенных событий, Выходывентилей 4 или 5 являются выходами,с которых снимается сигнал соответственно прямого или обратного вращения.В конце цикла по сигналу, поступающему с выхода элемента ИЛИ 8, производится сброс триггеров элементов памяти.Элементом 6 задержки определяется длительность формируемого выходного импульса, а элемент И 7 обеспечиваетгашение триггеров элементов памяти взапрещенной ситуации, когда из-заналичия импульсных помех на фоне сигналов датчика одновременно на выходахэлементов 2 и 3 памяти появляетсяуровень логической единицы. При дрожании вала датчика устройство на шинах прямого и обратного вращенияФормирует одинаковое количество импульсов, что в процессе измерений неприводит к искажениям показаний счетчика, который может быть подключен квыходам устройства в качестве регист-,Формула изобретения1. Устройство для определения направления вращения, содержащее датчик, формирующий два слвинутых по фазе перекрывающихся сигнала, дешифратор состояния сигналов датчика, два элемента памяти, два выходных вентиля, выходы которых являются выходами устройства, о т л и ч а ю щ е е с яСоставитель М. Тих Корректор Т.Малец едактор И. Булла ТехредЛ,Олийнык каз 3983 Тираж 438 ИИПИ Государственного комитета по и 113035, Москва, Ж, Подписноетениям и открытиям при ГКская наб., д. 45 б а Гагарина,101 Производственно-издательский комбинат "Патент", г.Ужгород 516 тем, что, с целью повышения надежности и достоверности определения направления вращения, в него введены элемент задержки, элемент И и элемент ИЛИ, при этом первый, второй и третий входы первого блока памяти соединены соответственно с первым, вторым и третьим выходами дешифратора, а первый, второй и третий входы второго элемента памяти соединены соответственно с третьим, вторым и первым выходами дешиФратора, четвертый выход которого соединен с первыми входами выходных вентилей и входом элемента задержки, второй вход каждого из выходных вентилей соединен с выходом одного из блоков памяти и одним из входов элемента И, выход которого соединен с одним входом элемента ИЛИ,15 б 25 6другой вход элемента ИЛИ соединенс выходом элемента задержки, а выход элемента ИЛИ подсоединен к четвертым входам элементов памяти.2. Устройство по п. 1, о т л и "ч а ю щ е е с я тем, что каждыйэлемент памяти выполнен на КБ-триг-гере и двух Р-триггерах, причемвыход КБ-триггера подключен кР-входу первого Р-триггера, выход. которого соединен, в свою очередь,с Р-входом второго Р-триггера, апервый, второй, третий и четвертыйвходы каждого из элементов памятиподсоединены соответственно к Б-входу ВЯ-триггера, С-входу первогоР-триггера, С-входу второго Р-триггера, входам сброса каждого из триг геров элемента памяти.