Преобразователь параллельного кода в последовательный

(51)5 Н 03 М 9/00 ПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСК СВИДЕТЕЛЬСТВУ,Т,Смук,каль 8.8)видетельст 03 М 9/00 во СССР 1984. ЛЬНОГ к вычислиь испольи преобГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР,А.Самчинский,насийчук, В М,СЕписеев81.325 (08вторское с098, кл. Н 4) БРЕОН РАЗОВАТЕЛЬ ПАРАЛЛРДА В ПОСЛЕДОВАТЕЛЬНЫЙ7) Изобретение относитсельной технике и может бвано в системах передач,801603529 А 2. разования цифровых данных, Цель изобретения - расширение области применения за счет формирования формата кодаПреобразователь содержит регистр 1сдвига, первый 2 и второй 3 дешифраторы нуля, первый дешифратор 4, коммутатор 5, первый 6 и второй 7 генераторы импульсов, триггер 8 и элемент ИЛИ 9, информационные 10 и установочный 11 входы, информационный 12,первый управляющий 13 и второй управляющий 14 выходы преобразователя,второй дешифратор 15, счетчик 16, одновибратор 17, элемент задержки 18,выходы 19 формата кода преобразователя. 1 ил.;О Изо".ретение относится к вычисли"тельной технике и может быть использовано в системах передачи и преобразования цифровых данньм.Цель изобретения - расширение обЧаеттт ГтвитЕттЕШт 5 т Ча СЧЕТ ЙОРМИРОБсчтиЯфоМата Кода.На чертеже изобрасжена функциональная схема преобразователя.Преобразователь содержит регистр1 сдвига первый 2 и второй 3 депяфраторы нуля, первый дешифратор 4.коммутатор 5, первыи б и второй 7 генераторы импульсов, триггер 8 и элегммент ИЛИ 9, информационные 10 и ус.гановочньпт 11 входы, информационный 2,т ЕР -" Гттт т"ОР ОттН 5 тсЯВтЯЮПГИЕвь,",тпгОг 5 т. стао а" "гя, втотой деттифратор 15, счетчик 16., Одновибратор7, элемент 18 задертжки и выходы 19формата кода преобразователя.Выходь разрядов регистра 1, кромепулевого и последнего, подключены кСоотВГ:ТСЧ ВуЮПТМ ттцй 01 матИОННЫ ВХОдс.мО устройства,Прилнип работы преобра.зователяПаРаЛЛЕЬНОГО КОДа В ПОСЛЕДОВатЕЛЬтттпй сснсван на приблизительном определении формата преобразуемого кодаЗОи рассматривается на примере преобра з овация двенадцатира зрядног о кода.При этом первый дещфратор 2 нуляг состоттт из четырех группПреобразусмый параллельный кодвводится с информационных входов г О35в разряды регистра 1 сдвига, кромецуЛЕВОГО И ПрИНадцатОГСг раэрядОВ.Б нулевой разряд регистра 1 сдвигаЗац г С гтяаЕтСя ПОС 7 Оян Ьая 1 е Рст ЗрядЫ40преобразуемого кода и разряды регистрасттаига совмещаю гся по первому(млаг шемуг ра.зряцу. В зависимости отразрядности преобразуеь.Ого котта на .с От ветст в уюпптх выходах первого депифратора 2 нуля появляются "1". Наприг еесГпт ттр е Обр а з уеь,.ый код 8разрядный, то на треьгзм выходе первого дешифратора 2 нуля обязательноимеется "1", а на перво: и вгором5 Овыходах - в зависимосгтт От структурыпреобразуемого кода. При этом натретьем вьп;оде дешифратора 4 такжепоявляет ся 1 которая постугтает натг . тгс о о " в ет с т в уюптий вх од коммутатора 5и на выход2 устройства подключает явыход 1 О-г о разряда регистрасдвига .При цаличии н е нул е тт о з, и цф орма циина выходах 1 тервого цегтгий 1 гатора 2 нуля, на выходе второго дешифратора 3нуля появляется "1", которая поступает на вход запуска первого генератора б импульсов. Импульсы максимальной частоты с выхода первого генератора б импульсов поступают на входсдвига регистра 1 через элементИЛИ 9. Сдвиг продолжается до тех пор,пока с выхода 10-го разряда регистра1 сдвига через коммутатор 5 на счетный вход триггера 8 поступает "1"(старший разряд преобразуемого кода),При этом триггер 8 устанавливаетсяв единичное состояние. На вход останова первого генератора б импульсовпоступает "О" с инверсного выходатригге;.а 8, а на вход запуска второго генератора 7 импульсов - "1"с прямого выхода триггера 8, Эта жегг1 поступает на первый управляющийвыход 13 (начало формата) и свидетельствует о том, что на выходе 12устройства находится старший разрядпреобразуемого кода.С выхода второго генератора 7 импульсов тактовые и 1 птульсы поступаютна вход сдвига регистра 1. Сдвигпреобразуемого кода в регистре 1 сдвига продолжается до тех пор, пока навыходе второго дешифратора 3 нуляне появляется "О", который поступаетна вход останова второго генератора7 импульсов, При этом отрицательныйперепад напряжения на выходе второгодешифратора 3 нуля поступает на второй управляютПИЙ выход конец формата исвидетельствует о том, что на выходе 12устройства находится младших разрядпр еобра з уемог о кода,Второй дешифратор 3 нуля предназначен для фтяктсацтти нулевой информациина выходах первого дешифратора 2 нуляв зависимости от состояния выходовдешифратора 4, Например, если натретьем выходе дешифратора 4 присутсгвует, единица то втоОй депГифратор 3 нуля определяет нулевое состояние только первых трех выходовпервого дешифратора 2 нуля. Послекаждого преобразования необходимоподать на устат;овочный вход 11 импульс начальной установки .При наличии ненулевой информациина выходах первого дешифратора 2 нуляна выходе второго дешифратора 3 нуляпоявляется положительный перепад имПУЛЬСа, ПО КотОРОМУ ПРОИСХОДИтт ЗаПУСКодновибратора 17,гонок при различных синхронизацияхработы счетчика 16 импульсов. Формула изобретения Составитель О.Неплохов Корректор Т Колб Техред М,Дидык Р еда кт ор Л, Пч оли нская Тираж 660 Подписное Заказ 3393 ВНИИПИ Гасударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 5 16035На выходе второго дешифратора 15 формируется двоичный код числа 3, 6, 9 и 12, если присутствует единичный сигнал на его первом, второй, третьем или четвертом входе соответственно.Таким образом, после записи преобразуемого кода в регистр 1, в счетчик 16 импульса записывается приблизительное значение формата преобразуемого кода.Импульсы максимальной частоты сВвыхода первого генератора 6 импульсов также поступают на вход обратного счета счетчика 16. Обратный счет продолжается до тех пор, пока с выхода 10-го разряда регистра 1 сдвига (для данного случая) через коммутатор 5 на счетный вход триггера 8 поступает "1". 20 Таким образом, при появлении на выходе 12 старшего разряда преобразуемого кода-"1", на группе выходов 19 преобразователя находится код 25 действительного значения формата преобразуемого кода, Зпемент задержки 18 обеспечивает устранение эффекта Преобразователь параллельного кода в последовательный по авт,св.У 1243098, о т л и ч а ю щ и й,с я тем, что, с целью расширения области применения за счет формирования формата кода, в него введены одновибратор, элемент задержки, счетчик и второй дешифратор, входы которого объединены с одноименными входами первого дешифратора, выходы второго дешифратора соединены с соответствую-., щими информационными входами счетчика, выходы которого являются выходом формата кода преобразователя, вход и выход элемента задержки подключены соответственно к выходу первого генератора импульсов и входу обратного счета счетчика, вход и выход одновибратора подключены соответственно к выходу второго дешифратора нуля и входу параллельной записи счетчика.