Синхронный д-триггер

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК Ц 1)5 Н ОБРЕТЕНИЯ СА ВИДЕТЕЛЬСТВУ АВТОРСКОМ(57) Изобретение относится к имной технике и может быть исполь пульс зован ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР,ЯО 159467 в цифровой аппаратуре в качестве синхронного 0-триггера. Целью изобретения является упрошение синхронного0-триггера. Синхронный 0-триггерсодержит элементы И-НЕ 1 и 2 со сложным инвертором, транзисторы 3 и 4,многоэмиттерные транзисторы 5-7, диоды 8 и 9, резисторы 10-13, вход 14установки, тактовый вход 15, Э-вход16, вход 17 сброса, шину 18 питания,обйую шину 19. Триггер, выполненныйпо предлагаемой схеме, реализуетФункцию синхронного 0 -триггера. 1 илИзобретение относится к импульсной технике и может быть использовано в цишровой аппаратуре в качестве синхронного Р-триггера.5Цель изобретения - упрощение синхронного Р-триггера.На чертеже приведена принципиальная схема синхронного Р-триггера.Синхронный Р-триггер содержит пер вый 1 и второй 2. элементы И-НЕ со сложным инвертором, первый 1 и второй 4 транзисторы, с первого по третийчмногоэмиттерные транзисторы 5-7, первый 8 и второй 9 диоды, с первого по четвертый резисторы 10-13, вход 14 установки, тактоьый вход 15, Р-вход 16, вход 17 сброса, шину 18 питания, общую шину 19.Выход первого элемента И-НЕ 1 со единен с первым входом второго элемента И-НЕ 2, выход которого соединен с первым входом первого элемента И-НЕ 1, вход 14 установки соединен с вторым входом первого элемента И-НЕ 25 1, первым эмиттером первого многозмит. терного транзистора 5 и первым эмиттером второго многоэмиттерного транзистора б,коллектор которого соединен с базой первого транзистора 3, 30 тактовый вход 15 соединен с вторым эмиттером второго многоэмиттерного транзистора б и базой первого многоэмиттерного транзистора 5 через первый резистор 10, коллектор т 1 ервого многоэмиттерного транзистора 5 и коллектор первого транзистора 3 соединены соответственно с третьим входом первого элемента И-НЕ 1 и вторым входом второго элемента И-НЕ 2. Р-вход 16 соединен с первым эмиттером третьего многоэмиттерного транзистора 7, коллектор которого соединен сбазой второй транзистора 4, первым выводом второгорезистора 11 и анодом первого диода 8, вход 17 сброса соединен с третьим входом второго элемента И-НЕ 2 и катодом первого диода 8, база Второго многоэмиттерного транзистора б через резистор 12 и второй вывод второго резистора 11 соединена с шиной 18 питания, эмиттеры первого 3 ивторого 4 транзисторов соединены с анодом второго диода 9, катод которого соединен с общей шиной 19, коллектор второго транзистора 4 соединен с третьим эмиттером второго 6 и вторым эмиттером первого 5 многоэмит терных транзисторов, коллектор первого транзистора 3 соединен с вторым эмиттером третьего многоэмиттерного транзистора 7, база которого соединена через четвертый резистор 13 с коллектором первого многоэмиттерного транзистора 5.Многоэмиттерный транзистор 5 и резистор 10 образуют первый вспомогательный логический элемент, многоэмиттерный транзистор б, транзистор 3 и резистор 12 образуют второй вспомогательный логический элемент, многоэмиттерный транзистор, транзистор 4, диод 8 и резисторы 11 и 13 образуют третий вспомогательный логиче-ский элемент.При этом третий вспомогательный логический элемент образуетКЯ-триггеры с первым и вторым вспомогательными логическими элементами, а первый 1 и второй 2 элементы И-НЕ образуют выходной КЯ-триггер.Синхронный Р-триггер работает следующим образом.При наличии логического нуля на тактовом входе 15, на выходе первогои второго вспомогательных логических элементов (коллекторы соответственно многоэмиттерного транзистора 5 и транзистора 3) будет состояние 1/1,что позволяет сохранять выходному триггеру на логических элементах 1 и 2 достигнутое состояние, а третьему вспомогательному логическому элементу переключаться, от Р-входа 16.,Пусть на Р-вход 16 подана логическая "1", тогда третий вспомогательный логический элемент устанавливается в состояние логического "О"(транзистор 4 открыт). При переключении тактового входа 15 из состояния логического "О" в логическую "1" первыйн второй вспомогательные логические элементы устанавливаются в состояние О/1 (многоэмиттерный транзистор 5 открыт, транзистор 3 закрыт) и устанавливают выходы синхронного Р-триггера в состояние 1/О, кроме того, логи ческий "0" с коллектора многоэмиттерного транзистора 5 блокирует многоэмиттерный транзистор 7 от переключений от Р-.входа 16, т.е. удерживает третий вспомогательный логический элемент в, состоянии лагического "0". В результате и выходы синхронного Р"триггера остаются в состоянии 1/О вне зависимости от Р-входа 16.Если теперь во время паузы (на С-входе 15 логический "О") податьФормула изобретения Составитель А. Янов Техред М,дидык Корректор М.Шароши Редактор Н.Лазаренко Заказ 2837 Тираж 662 ПодписноеВНИИПИ Г(сударственного комитета по изобретениям и открытиям при ГКНТ, СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 15946 на П-вход 16 логический "0" (первый и второй вспомогательные логические элементы установлены от тактового входа 16 в состояние 1/1, что позволяет переключить третий вспомога 5 тельный логический элемент ак-угодно, не изменяя информации на выходах синхронного З-триггера), третий вспомогательный логический элемент установится в состояние логической "1 " (транзистор 4 закрыт), При пере" ключении тактового входа 15 из состояния логического "О" в логическую "1" первый и второй вспомогательные логические элементы устанавливаются в состояние 1/О Ьногоэмиттерный транзистор 5 закрыт, а транзистор 3 открыт) и устанавливают выходы синхронного П-триггера в состояние 20 О/1 . Ввиду того, что транзистор 3 открылся, он удерживает многоэмиттерный транзистор 7 в открытом состоянии, а транзистор 4 - в закрытом, т.е. блокирует третий вспомогатель ный логический элемент от переключений от П-,входа 16, .до прихода на тактовый вход логического "О".Таким образом предлагаемое устройство реализует функцию синхронного 30 П-триггера. Синхронный П-триггер, содержащийпервый и второй элементы И-НЕ транзисторно-транзисторной логики сосложным инвертором, два транзисторатри многоэмиттерных транзистора,два диода и четыре резистора, выход первого элемента И-НЕ соединенс первым входом второго элементаИ-НЕ, выход которого соединен с пер"вым входом первого элемента И-НЕ,вход установки соединен с вторымвходом первого элемента И-НЕ, коллектор второго многоэмиттерного транзистора соединен с базой первоготранзистора, тактовый вход соединенс вторым эмиттером второго многоэмиттерного транзистора, база первого много"эмиттерного транзистора соединена с первым выводом первого резистора, коллектор первого транзистора соединенс вторым входом второго элементаИ-НЕ, П-вход соединен с первым эмиттером третьего многоэмиттерного транзистора, база второго транзисторасоединена с первым выводом второгорезистора и анодом первого диода,вход сброса соединен с третьим входомвторого элемента И-НЕ, база второгомногоэмиттерного транзистора черезтретий резистор и второй вывод второго резистора соединена с шиной питания, эмиттеры первого и второготранзисторов соединены с анодом второго диода, катод которого соединенс обшей шиной, база третьего многоэмиттерного транзистора через четвертый резистор соединена с третьимвходом первого элемента И-НЕ, коллектор второго транзистора соединен стретьим эмиттером второго многоэмит-.терного транзистора, о т л и ч а ю -ш и й с я тем, что, с целью упрощения, вход установки соединен с пер. -выми эмиттерами первого и второгомногоэмиттерных транзисторов, второйвывод первого резистора соединен стактовым входом коллектор второготранзистора соединен с вторым эмиттером первого многоэмиттерного транзистора, коллектор которого соединенс третьим входом первого элементаИ-НЕ, коллектор первого транзисторасоединен с вторым эмиттером третьегомногоэмиттерного транзистора, коллектор которого соединен с анодом первого диода, катод которого соединен свходом сброса.