Способ контроля интегральных микросхем памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 8, С 11 С 29/00 51) С 01 ПРИ ГКНТ СССР 35 П,Сахаро ство СССР /28, 1985 адежв полупротройства 93 к контрол микроэлек отбраков каз котороестью,выявлено ь может бытьском контрол следова п при тех огич звод цессе про Для на ментов патва,ия дефектныхеобходимо оцей ячейки памя ле ти иват параметры кажддящей в соста опителя сящимлен оти ельныхчныйранмяти,ки,ста яетс время а рая о за УДАРСТ 8 ЕННЬЙ КОМИТЕТИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ Н А ВТОРСИОМУ СВИДЕТЕЛЬСВ(56) Авторское свидетелР 1247799, кл. Г 01 Б.Конопелько В.К., Лоное хранение информацииводниковых запоминающихМ.: Радио и связь, 198(54) СПОСОБ КОНРОЛЯ ИНЕ 1"РАЛБНМХМИКРОСХЕМ ПАМЯТИ(57) Изобретение относитсяно-измерительной технике втронике и предназначено для Изобретение относится к контрольно-измерительной технике и может ,быть использовано для контроля микросхем полупроводниковой памяти или других микросхем, содержащих триггерные ячейки,Целью изобретения является увеличение достоверности контроля за счет выявления потенциально дефектных ячеек памяти.На чертеже представлены временные диаграммы способа контр я для интегральных микросхем.Основной причиной отказа отд ячеек памяти является недо то уровень коэффициента усилени т зисторов, входящих в элемент па либо большой уровень токов утеч ЯО 15944 ки запоминающих устройств, имеющихдефектные ячеики памяти. Целью изобретения является увеличение достоверности контроля за счет выявленияпотенциально дефектных ячеек памяти.Для каждой ячейки памяти проводитсяцикл операций: запись информации,снижение напряжения питания микросхемы до нуля, выдержка в этом состоянии на время, достаточное для рассасывания избыточного заряда в дефектных ячейках, установление режимасчитывания по внешним выводам микросхемы, повышение напряжения питаниядо напряжения, лежащего в областиустойчивой работы микросхемы, считывание информации и сравнение ее с записаннои ранее. 1 ил,Как правило, от авшие в диапазне рабочих температур элементы памя т отклонение этих же парамет и при нормальнои температу связано с локальной дефект Общим параметром, завеличины коэффициента ууровня токов утечки, явлрассасывания избыточног открытого плеча элемента памяОпределив время рассасывания избыточного заряда, можно различитьдеФектные элементы памяти по меньшейвеличине времени рассасыванияОпределение этого параметра для5каждого элемента проводится отключением питающего напряжения. Оцнакопосле восстановления напряжения питания ввиду существования динамическ:ой 1 Оасимметрии двух плеч триггера инФормация о наличии деФектного элемента.Памяти, если не принять специальныхМер, может быть потеряна.Очевидно что плечо элемента памяги, в состав которого входит транзистор с недостаточным уровнем коэФФициента усиления или с большим токомутечки при отборе тока, из его базсвой цепи, что реализуется при проведении операции "Считывание инФормаКии", при прочих равный условияхвключается большее время, чем плечо,не имеющее такого деФекта,Следовательно, восстановление наПряжения питания в этом случае неПриводит к потере инФормации о наличии деФектного элемента памяти, Отбортока из базовой цепи транзисторныхэлементов памяти реализуется при проведении операции "Считывание инФорМации" для широкого класса элементовПамяти.Для осуществления этого необходимо, чтобы операция "Считывание инФсрмации" из контролируемого элементапамяти происходила одновременно с ростом напряжения питания, а следовательно, по внешним выводам микросхемы снадолжна быть подготовлена заранее.Вторым важным условием повышенияэФФективности контроля является выПолнение всего цикла операций способапоследовательно, по внешним на каждомиз элементов памяти, так как приэтом обеспечиваются одинаковые условие контроля для всех элементов памяти, входящих в накопитель контролируемой микросхемы памяти.Для годных элементов памяти времяотключения питания (интервал й),при котором не происходит потеря за -писанной инФормации, рассчитываетсяпо Формулевремя снятия питанияпредельные частоты прямого и инверсного коэФФициентов передачи транзистора;прямой и инверсный коэФФициенты передачи всхеме с общей базой;прямой и инверсный коэФФициенты передачи токав схеме с общим эмиттером. где ЕГ Ри Р 1 Способ контроля интегральных микросхем памяти, включающий. выполняемые последовательно для каждой ячейки памяти операции записи контрольного кода в ячейку памяти, считывание кода из ячейки памяти и сравнения полученного кода с эталонным1 о т л и ч а ю щ и й с я тем, что, с целью увеличения достоверности контроля за счет выявления потенциально- деФектных ячеек памяти, после записи контрольного кода в ячейку памяти снижают напряжение питания микросхемы памяти до нуля, а затем через время Сснятия питания повышают напряжение питания до его номинального значения, причем величину 1 сд определяют по Формуле предельные частоты прямого и инверсного коэффициентов передачи транзистора,прямой и инверсный коэФФициенты передачи посхеме с общей базой;прямой и инверсный коэФФициенты передачи токав схеме с общим эмиттером. где ГУ Ан 11 Формула из обретения1594458 ставитель О.Исаев Техред М,Ходацич . Корректор К,Кучеря Редактор М.Бланар Заказ 282 Тираж 5 роизводственно-издательский комбинат ".Патент", г. Ужгород, ул. Гагарина, 101 ВНИИПИ Государственного комитета по 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРРаушская наб., д, 4/5