Логический пробник

С 01 К 31/г ПИОАНИЕ ИЗОБРЕТЕН ГОСУДАРСТВЕННЫЙ КОМИТЕТйО ИЗОЯРЕТЕНЮВ 4 Ы О 7 ИРЬГГИЯМОРИ ГКНТ ССТ ОМУ СВИДЕ"П:ЛЬСТВУ(56) Авторское свидетельство СССРФ 483633, кл. С 01 К 31/28, 1973.Авторское свидетельство СССРУ 1112327, кл. С 01 К 31/28, 1984.(57) Изобретение относитая к контроль=но-измерительной технике и может бытьиспользовано при контроле микросхем.Цель изобретения - повьпдение достоверности контроля достигается путемисключения ложного срабатывания устройства контроля в случае короткогозамыкания по входу объекта контроля на единичный уровень. Логический пробник содержит клеммы для подключенияконтролируемой микросхемы 1 и эталонной микросхемы 2, п каналов, каждыйиз которых содержит анализаторы 3 и4, элемент И-ЧЕ 5, КЯ-триггер б, элементы И-ИЛИ 7 и 8, схему 9 сравнения, элемент ИЛИ 10, кнопку 11, КЯтриггер 12, индикатор 13. В результате введения элементов 3-1,3 п,5-15-п, 7-17-п и 8-1,.8-и обеспечивается автоматическоеобнаружение входа и выхода контролируемой схемы, сравнение значенийна ее выходах и исключение ложного срабатывания в случае, когда на выходе. эталонкой микросхемы состояниеобрыв, а на выводе контролируемойедикица. 1 ил., 1 табл.Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле микросхем.Цель изобретения - повышение дос 5 товерности контроля за счет исключения ложного срабатывания устройства контроля в случае короткого замыкания по входу объекта контроля на единичный уровень.На чертеже показана схема пробни 1 О ка.Логический пробник содержит клеммь для подключения контролируемоймикросхемы 1 и эталонную микросхему2,п каналов, каждый из которых содержит первый 3 и второй 4 анализаторы,элемент И-НЕ 5, Ю-триггер 6, первый7 и второй 8 элементы И-ИЛИ, схему 2 О9 сравнения, элемент ИЛИ 10, кнопку11, БЯ-триггер 12, индикатор 13, выход элемента сравнения соединен си-входом элемента ИЛИ, выход последнего соединен с Я-входом первогоВБ-триггера, К-вход которого соединенс входом "Начальная установка", прямойвь 1 хсд - с входом индикатора, Я-входвторого КЯ-триггера соединен с выходомпервого анализатора, К-вход с входом"Сброс" устройства, Б.-входом второгоКБ-триггера каждого из иканаловустройства, выходы элементов И-ИЛИсоединены с входами элемента сравнения, а их первые входы соецинены спрямым выходом ЙЯ-триггера, второйвход первого элемента И-ИЛИ соединенс первым входом элемента И-НЕ и выходом второго анализатора, третий входпервого элемента И-ИЛИ соединен с вто-рым входом второго элемента И-ИЛИ иинверсным выходом второго КЯ-триггера, четвертый вход первого элементаИ,-ИЛИ соединен с входом второго анализатора и с клеммой для подключенияконтролируемой микросхемы, пятый входпервого элемента И-ИЛИ соединен с выходом элемента И-ИЛИ, второй вход которого подключен к третьему входу второго элемента И-ИЛИ и к соответствую -5 Ощей клемме для подключения эталонноймикросхемы.Логический прОбник работает следующим образом,В работе используется следующая55особенчость логических микросхем.При подаче на микросхему питаниябез поцачи входных воздействий наее выводах, являющихся входами, появляется потенциал Ц, промежуточный повеличине между потенциалами логического "0" Ц и логической "1 У . На(Ц (ППоявление потенциала обусловленоиндукционными процессами, полямистатического заряда и паразитнымисвязями внутреннего монтажа микро-"хемы, а его величина для даннойсерии микросхем практически стабильна.После установки эталонной 2 и контролируемой 1 микросхем подается сигнал "Питание" и затем "Сброс", который устанавливает в 1 О" триггеры6-1 и 6-и. Пусть, например, первыйфункциональный вывод микросхем 1 и2 является входом, тогда потенциалвозникающий на этих выводах,.поступает на вход анализатора 4-1,который в этом случае дает единичныйуровень, переводящий триггер 6-1 в"1". На выходе анализатора 3-1 также"1", поэтому на элементе И-ИЛИ 7-1по первому и второму входу - совпадение и на выходе этого элемента имеется "1". На выходе элемента 8-1 также единичный уровень, прошедший свыхода триггера 6-1. На схеме 9-1сравнения происходит сравнение сигналов с элементов И-ИЛИ 7-1, 8-1 и наее выходе присутствует 0, триггер12 остается в единичном состоянии.Если и-е выходы микросхем 1 и 2являются выходами, то на них имеетсяуровень "О" или "1". В этом случаена выходах анализаторов 3-п, 4-и рисутствует "О", триггер б-и остаетсяОе юДопустим, на и-х выходах микросхем "1", тогда на элементе И-ИЛИ 8-ипс третьему и четвертому входам происходит совпадение на выходе этогоэлемента имеется "1". Так как на выходе анализатора 3-и имеется "О",элемент И-НЕ 5 выдает "1" и на тре.тьем - пятом входах элемента И.ЖИ7-и происходит совпадение, в результате чего на выходе "1", Схема 9-исравнения в этом случае дает "О" итриггер 12 остается в единичном состоянии и индикатор не горит.Срабатывание триггера 12 и зажигание индикатора 13 происходит принесравнении одной из схем сравнения.445 о Формула изобретения Значение сигнала на выводе а б в г д е ж и 1 О 1 1 1 1 1 0 1 1.1 1 0 0 0 1 О 1 1 0 1 1 1 0 1, 1 0 О 1 1 О 1 0 0 0 0 О 1 0 01 О 1 1 1 О О 0 0 1 0 0 1 У 0 У П О, 0 р Пр Ор П О, Ор Ор Ц о О, 0 Составитель Е.СтроканьТехред М.Ходанич" Корректор С.Шекмар Редактор М. Бланар ПодписноеТираж 562 Заказ 2826 РчИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,101 5 159В таблице приведены все возможныеслучаи соотношения сигнзлов на выводах микросхем 1 и 2,Таким образом, за счет введенияэлементов 3-13-п, 5-15-п,.7-17-п, 8-18-п обеспечивается автоматическое обнаружениевхода и выхода контролируемой микросхемы, сравнение значений на ее выходах и исключение ложного срабатывания,в случае, когда на выводе эталонноймикросхемы состояние обрыва, а на выводе контролируемой - единица. Логический пробник, содержащий клеммы для подключения эталонной и контролируемой микросхем, вход "Начальная установка", элемент ИЛИ, первый ВБ-триггер, индикатор, и-каналов, каждый из которых содержит первый анализатор, второй ЕБ-триггер, элемент сравнения, выход которого соединен с и-входом элемента ИЛИ, выход последнего соединен с Б-входом первого ЕБ-триггера, К-вход которого соединен с входом "Начальная установка", прямой выход - с входом индикатора, Б-вход второго ЕБ-триггера соединен с выходом первого аН"Г-; лизатора, Е-вход - с входом "Сброс" устройства, К-входом второго ЕБ-триггера, каждого из п) каналов устройства, отличающийся тем, что, с целью повышения достоверности контроля, в каждый из п каналов дополнительно введены второй анализатор, элемент И-НЕ, первый и второй элементы И-ИЛИ, выходы которых соединены с входами элемента сравнения, а их первые входы соединены с прямым выходом первого КБ триггера, второй вход первого эле-мента И-ИЛИ соединен с первым входом элемента И-НЕ и выходом второго анализатора, третий вход первого элемен та И-ИЛИ соединен с вторым входом второго элемента И-ИЛИ и инверсным выходом второго .КБ-триггера, четвертый вход первого элемента И-ИЛИ соединен с входом второго анализатора и с клеммой для подключения контро-, 25 лируемой микросхемы, пятый вход первого элемента И-ИЛИ соединен,с выходом элемента И-НЕ, второй вход которого подключен к третьему входу вто-, рого элемента И-ИЛИ и к соответст вующей клемме для подключения эталонной микросхемы.