Управляемый арифметический модуль
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Э СОВЕТСКИХЦИАЛИСТИЧЕСКИХСПУБ ЛИК 51) 5 С 06 Г 7/38 ТЕНИЯ ЕЛЬСТВУ Р 30 итехни скин иннин С.Г. Цирамуа, Касаева о СССР 1982,СКИИдетельст 6 Г 7/38 РИФМЕТИЧ носитс к вычисли-. чено для в цифроьнои технике преднази устрой еализации узл ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ А ВТОРСНОМ,Ф СВИ(57) Изобретение о вых вычислительных машин методами интегральной технологии со средним ибольшим уровнями интеграции. Цельюизобретения является расширение Функциональных возможностей модуля засчет выполнения Функции арифметического сложения двух двоичных операндовУправляемый арифметический модуль содержит основной 1 и дополнительный 2триггеры, одиннадцать элементов И 313, пять элементов ИЛИ 14-18 и элемент И с задержкой 19. Модуль позволяет реализовать восемьдесят шестьразличных Функций, в том числе функцию арифметического сложения двух двоичных операндов. 2 ил.Изобретение относится к Вычисли тельной .технике, предназначено для реализации узлов и устройств цифровых л 1 э:.,илитецьных машин методами интетральной технологии со средним и большил: уровнями интеграции и является цонолнительным к авт.св, 9 1062 б 88.11 елью изобретения является расШирелие Функциональных Возможностей модуля за Счет выполнения Функции арифметического сложения двух двоичных операндов.Па Фиг, 1 представлена Функциона;и ная схема управляемого арифмоти - ческого модуля; на Фиг. 2 - Временные диаграммы работы управляемого арифметического модуля В режиме арифметиеского суммирования двух двоичных операндов.2 ОУправляемый арифметический модуль (Фиг, 1) содержит основной 1 и дополнптол;ный 2 триггеры, оциннадцать элементов И 3-13, пять элементов ИЛИ 14- 18, злсмент И с задержкой 19, управ ляющие входы 20-29, информационные входы 30-36Выходы 37-43.На управляющие и информационные входы управляемого арифметического модуля подаются следующие сигналы:ЗО Ч,-Ч, - управляющие сигналы (управляющие входы 20-29 соответственно);. Х - - разряд кода Х (информационньй вход 30); Я;+, - содержимое соседнего старшего разряда (информационный Вход 31); Ц . - содержимое соседнего35 младшего разряда (инфорл 1 ационный вход 32); 7;-1 - разряд кода У (информационный вход ЗЗ); Ц , - содержимое соседнего младшего разряда (информацион- ный вход 34); ч- содержимое соседнего старшего разряда (информационный вход 35); Р;, - перенос единицы из соседнего младшего разряда (информационный вход 36).Сигналы Ч, - Уобеспечивают выполнение следующих операций: Ч, (вход 20) - прием операнда в основной триггер 1 н логическое сложение; Ч (вход 21) - сдвиг в сторону старших разрядов; Ч (вход 22) - сдвиг в сторону младших разрядов: Ч, (вход 23) - сложение по шой 2; Ч (вход 24) - обнуление дополнительного триггера 2; Ч(вход 25) - прием операнда в дополнительный. триггер 2; Ч (вход 26) - об нуление основного триггера 1; Ч (вход 27) " конъюнкция содержимых основного 1 и дополнительного 2 триггеров; Уз (вход 28) - дизъюнкция содержимых основного 1 и дополнительного 2 триггеров; Ч (вход 29) в . арифметическое сложение двух двоичных операндов.С помощью управляемого арифметического модуля реализуются все шестнадцать функций булевой алгебрыдвухпеременных, некоторые функции трех ичетырех переменных, функции двух самостоятельных регистров, функция двухступенчатого регистра, функция преобразования параллельного кода в последовательный и обратно, функция реверсивного регистра сдвига числа, функция двоичного суммирующего или вычитающего счетчика, функция циклического реверсивного регистра сдвига, функция параллельного сумматора с последовательным переносом, функция распространения единицы, нуля и другие.Используя два и более управляемыхарифметических модуля, можно реализовать и более сложные функции, в частности функции схем контроля, функциисравнения кодов, функции дешифратора,шифратора, коммутатора каналов, функции преобразования кода Грея в двоичный и наоборот и другие.С помощью управляемого арифметического модуля реализуются как сингулярные булевые функции и функции двухпеременных, так и функции трех, четы"рех и более переменных,Функция поразрядной конъюнкциидвух двоичных чисел выполняется следующим образом.Операнд У, подается на четвертыйинформационный вход 33 и сигналомЧ (вход 25) через элемент И 11 иэлемент ИЛИ 16 заносится в дополнительный триггер 2, Операнд Х . подается на информационный вход 30, и сигналом Ч (вход 20) через элемент И 3и элемент ИЛИ 14 заносится в основнойтриггер 1. Предварительно основной 1и дополнительный 2 триггеры соответственно сигналами Ч (вход 26) и Ч(вход 24) устанавливаются в нулевоесостояние. Для осуществления операцииконъюнкции подается управляющий сигнал Ч (вход 27) и содержимое основного триггера 1 с инверсного выходачерез элементы И 13 и ИЛИ 17 переписывается в дополнительйый триггер 2.В результате в дополнительном триггере 2 (выход 38) устанавливаетсялогическое произведение.информационные входы 31 и 35, черезэлементы И 5 и 8 переписывается в основной триггер 1 -го разряда. Перепись из основного триггера 1 в дополнительный триггер 2 осуществляетсясигналами Ч (вход 27) и Ч (вход 28).х Функция сдвига в сторону старшихразрядов осуществляется аналогичнопредыдущему за два полутакта. Сигналом Ч (вход 21) парафазный код содержимого дополнительного триггера 2(+1)-го разряда подается на информационные входы 32 и 34.1-го разряда,Открывается элемент И 6 (или элементИ 7) и возбуждается соответствующийвход основного триггера 1 1-го разряда. Перепись в дополнительный триггер2 осуществляется сигналами Чэ (вход2 О 27) и Ч (вход 28),Счетчик работает как обычный двухтактный суммирующий двоичньп счетчикс последовательным переносом.Для создания структуры многораз 25 рядного двоичного счетчика выход 211-го управляемого арифметического модуля соединяется с информационным входом 30 (+1)-го управляемого арифметического модуля.Двоичный счет осуществляется послеустановки основного 1 и дополнитель- ного 2 триггеров в нулевое состояниесигналами Ч(вход 26) и Ч(вход 24).Импульсы счета поступают на информационный вход 30 управляемого арифме 35 тического модуля первого разряда счетчика.До начала счета на управляющийвход 23 подается нулевой уровень синхроимпульса, а на управляющие входы4027 и 28 - единичньп уровень, При подаче первого импульса счета на информационный вход 30 младшего разрядасчетчика одновременно на управляющийвход 23 поступает сигнал единичного45уровня импульса, который через элмент И 12, элемент ИЛИ 18 и элементИ 4 переводит основнои триггер 1первого разряда счетчика из состояниялог. 0" в состояние лог. "1, Завторой полупериод синхроимпульса, который подается на управляющие входы27 и 28 дополнительный триггер 2 переходит из состояния лог. "0" всостояние лог. "1". После подачи вто 55рого импульса счета и первого полупериода синхроимпульса основной триггер 1 первого разряда счетчика переходит в состояние лог, "0", Одновре 5 15Последовательность выполнения функ ции поразрядной дизъюнкции аналогична предыдущему, но вместо сигнала Ч (вход 27) следует подать сигнал Ч (вход 28).Функция поразрядной дизъюнкции реализуется также при подаче управляюци сигналов Ч,- (вход 20) и Ч 6 (вход 25). Прямые коды .Х и У. подаются на ин 1 1формационные входы 30 и 33 и через элементы И 3, ИЛИ 14, И 11, ИЛИ 16 подаются на вход установки в единицу основного 1 и дополнительного 2 триггерон, В результате в основном триггере 1 реализуется функция Х,.1 Х , а в дополнительном триггере 2 функция У, Ч У где Х . и У- содержимое ос 1 1 1новного 1 и дополнительного 2 триггеров, т.е. третья и четвертая переменные, Далее можно. получить (Х,. Ч Х )У Н(У, Ч У,) или (Х Ч Х.)(УЧ У.) и т.д.Функция сложения по шод 2 двух дво. ичных операндов Х. и У . выполняется1 1следующим образом.Сигналами Ч 7 (вход 26) и Ч (вход 24) основной 1 и дополнительный 2 триггеры устанавливаются в нулевое состояние. Сигналом Ч (вход 23) операнд Х. с информационного входа 30 через1элемент И 12 и элемент ИЛИ 18 подается на первые входы элементов И 4 и 9, в результате чего в основном триггере 1 устанавливается сумма Х. ВО (где3 - сложение по той 2). Сигналами Ч8 (вход 27) и Ч(вход 28) содержимое основного триггера 1 переписывается в дополнительный триггер 2. Повторно подается сигнал Ч (вход 23) и второй операнд, подаваемый с информационного входа 30, через элементы И 12, ИЛИ 18 и И 4 (или И 9), формирует в основном триггер 1 сумму Х; О+ У;. Результат выдается на выход 40 управляемого арифметического модуля.Для реализации функции Пирса, Неффера и эквивалентности производится дизъюнкция, конъюнкция и сложение по шод 2 соответственно и результаты устанавливаются на инверсных выходах основного 1 (выход 39) и дополнительного 2 (выход 37) триггеров.Функция сдвига в сторону младших разрядов осуществляется за два полу- такта. В первом полутакте сигналом Ч (вход 22) парафазный код содержи 3.мого дополнительного триггера 2 И;, О, ) (1-1)-го разряда через 85792 6менно с выхода 41 управляемого арифметического модуля первого разряда счетчика единичный уровень сигнала подается на информационный вход 30 управляемого арифметического модуля вто рого разряда счетчика и переводит основной триггер 1 второго разряда в состояние лог. "1" и т.д.Функция арифметического сложения10 двух двоичных операндов осуществляется следующим образом.Сигналами Ч (вход 26) и Ч (вход 24) основной 1 и дополнительный 2 триггеры устанавливаются в нулевое состояние, Сигналом Ч (вход 23) операнд Х. с информационного входа 30 . через элемент И 12 и элемент ИЛИ 18 подается на.первые входы элементов 4 и 9, в результате чего операнд запишется в основной триггер 1. Сигнала 20 ми Ч (вход 27) и Ч (вход 28) содержимое основного триггера 1 переписывается в дополнительный триггер 2 сигнал с прямого выхода которого пос тупает на элемент И с задержкой 19,Таким образом, на первый вход элемента И с задержкой 19 поступает операнд Х,. Затем повторно подается сигнал Ч(вход 23) и второй операнд, подаваемый с информационного входа 30, поступает на основной триггер 1, где формируется сумма по шоЙ 2 операндов аналогично приведенному, а также на второй вход элемента И с задержкой 19, на третий вход которого 35 подается сигнал Ч(вход 29). На элементе И с задержкой 19 формируется сигнал переноса единицы в старший разряд Р; = Х; 4 У, после поступления на его вход операнда У, который выдается на выход 43 управляемого арифметического модуля с некоторой задерж кой с , не меньшей, чем время, требуемое для формирования суммы по шой 2 операндов (см. фиг, 2), и поступает 4 э в (х+1)-й разряд на информационный вход 36 и на второй вход элемента И с задержкой 19. Перенос единицы из (-1)-го разряда поступает также на информационный вход 36 1-го разряда управляемого арифметического модуля и элемент И с задержкой 19. Пройдя через элемент ИЛИ 18 и элемент И 4 (или элемент ИЛИ 9), сигнал переноса единицы поступает на основной триггер 1, устанав ливая в триггере сумму Х, 6 У,Ф Р;. Это и будет результатом арифметического сложения двух двоичных операндов Х, и У;, который сигналами Ч (вход 27) и Ч 1 (вход 28) переписывается в дополнительный триггер 2 и выдается на выход 38 управляемого арифметического модуля.На элементе И с задержкой 19 аналогично будет формироваться перенос единицы Р = (Х; О+ У;) 4 Р;Для создания структуры многоразрядного сумматрра выход 43 -го управляемого арифметического модуля соединяется с информационным входом 36 (х+1)-го управляемого арифметического модуля,Формула из о бр етенияУправляемый арифметический модуль по авт.св. В 1062688, о т л и ч а ю - щ и й с я тем, что, с целью расширения функциональных возможностей за счет выполнения функции арифметического сложения двух двоичных операндов, он содержит двенадцатый элемент И и пятый элемент ИЛИ, причем вторые входы первого и десятого элементов И соединены через первый вход пятого элемента ИЛИ с выходом седьмого элемента И, второй вход пятого элемента ИЛИ соединен с седьмым информационным входом модуля, первый и второй входы двенадцатого элемента И соединены соответственно с первым информационным входом и десятым управляющим входом модуля, прямой выход дополнительного триггера соединен с третьим входом двенадцатого элемента И, выход которого соединен с седьмым выходом модуля.11585792 Составитель В. СорокинРедактор Е. Копча Техред Л,Сердюкова орректор В. Ги Зак одписное открытиям при ГКНТ СССР д. 4/5 НИИП обретениям и Раушская наб. Производственно-издательский комбинат "Патент 327 Тираж 565Государственного комитета по113035, Москва, Игород, ул. Гагарина, 10
СмотретьЗаявка
4490689, 04.10.1988
ГРУЗИНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТИМ. ВИ. ЛЕНИНА
ЦИРАМУА ГРИГОРИЙ СТЕПАНОВИЧ, ЦИРАМУА СЕРГЕЙ ГРИГОРЬЕВИЧ, ЦИРАМУА ЗАЗА ГИВИЕВИЧ, КАСАЕВА СВЕТЛАНА ГАБРИЕЛОВНА
МПК / Метки
МПК: G06F 7/38
Метки: арифметический, модуль, управляемый
Опубликовано: 15.08.1990
Код ссылки
<a href="https://patents.su/5-1585792-upravlyaemyjj-arifmeticheskijj-modul.html" target="_blank" rel="follow" title="База патентов СССР">Управляемый арифметический модуль</a>
Предыдущий патент: Цифровой дискриминатор
Следующий патент: Устройство вычисления функции арктангенс отношения
Случайный патент: Устройство для контроля параметров случайного сигнала