Двухдекадный двоично-десятичный цифроаналоговый преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 157176 51)5 Н 03 М 1/ ТЕН ТЕЛЬСТВ устройствах пр информации в бретения - расыть использобразования ци налоговую. Цирение функци ано вАровой ь из наль чет обеспечени соответствующих ми преобразуемовходами двоичпреобразователей,ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР САНИЕ И ОРСНОМУ СВИДЕ(71) Марийский политехнический институт им. А.М.Горького(56) Гнатек Н,Р, Справочник по цифроаналоговым и аналого-.цифровым преобразователям. М.: Радио и связь, 1982,с.267, рис.4. 138,Там же, с,280, рис,4.153(54) ДВУХДЕКАДНЬ 1 Й ДВОИЧНО-ДЕСЯТИЧНЬМЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕЛЬ 57) Изобретение относится к автомаике и вычислительной технике и може ых возможностеи дополнительной я входного кодаДвухдекадный фроаналоговый ржит первый 1 и фроаналоговыеатор 3 и два ложительный эфсчет введения функции перемножени на аналоговый сигнал двоично-десятичный ц преобразователь соде второй 2 двоичные ци преобразователи, сумм злемента ИЛИ 4,5. По фект достигается за двух элементов ИЛИ и , связей между разряда го кода и разрядными ных цифроаналоговых+24) ь +гь +г ь +2 ь ния оэффициент преобразо де К Фых сигЕГО Посл налов Авыходе и =К =К, ф Изобретение относится к автоматик и вычислительной технике и может б ть использовано в устройствах прео, разования цифровой информации в аналоговую.Цель изобретения - расширение функциональных возможностей за счет ореспечения дополнительной функции паремножения входного кода на аналог вый сигнал.На чертеже представлена функцион ьная схема предлагаемого преобраз вателя.Двухдекадный двоично-десятичный 15фроаналоговый преобразователь (ЦАП) содержит первый 1 и второй 2 двоич-не ЦАП, сумматор 3 и два элемента ИЛИ 4 и 5.Двухдекадный двоично-десятичный 2 О 1 АП работает следующим образом.Преобразуемый двоично-десятичный код поступает на следующие входы разр дов первого 1 и второго 2 двоичныхП: первый младший разряд младшей 25 тетрады входного кода поступает на входы первых разрядов первого 1 и второго. 2 ЦАП, второй разряд младшей етрады - на вход третьего разряда торого ЦАП 2 через элемент ИЛИ 5, ретий разряд младшей тетрады - на ход четвертого разряда второго ЦАПчерез элемент ИДИ 4, четвертый старший) разряд младшей тетрады На вход третьего разряда первого ЦАП 1 и на Входы третьего и четвертого Разрядов ЦАП 2 через элементы ИЛИ . 4 и 5, первый (младший) разряд старфей тетрады - на вход второго разряДа ЦАП 1 и на Входы ВторОГО и пятОГО 4 О разрядов ЦАП 2, второй разряд старбтей тетрады - на вход четвертого раз. - ряда ЦАП 1 и вход шестого разряда ЦАП 2, третий разряд старшей тетрады - на вход пятого разряда ЦАП 1 и 45 на вход седьмого разряда ЦАП 2, четВертый (старший) разряд старшей тетрады - на вход шестого разряда ЦАП 1 и на вход восьмого разряда ЦАП 2.Преобразуемый двоично-десятичный код десятичного числа Бпредставим в виде И =а,+га+4 аб+За 4+(Ь,+гь+ +4 Ь +8 Ь ) 10, где а и Ь; - разрядные коэффициенты -Го разряда соответственно младшей и старшей тетрады,55 принимающие значения О или 1, Посколь ку, в двоично-десятичном коде разряд- ные коэффициенты а и а , а также аб и а не могут одновременно принимать4 значения логической единицы т,екомбинации 1 Х 1 Х и 11 ХХ в двоично-де- .сятичном коде с весами 1-2-4-8 являются запрещенными, где Х может принимать значения О или 1), то на выходепервого ЦАП 1 формируется г,налоговыйсигнал А в виде А=(-2 а,+2 а +2 Ь,+гь 1+24 Ь + ЦАП 2,суммирования аналогои В на сумматоренари выполнении условияормируется напряжениеВ) К=2 К" бк Таким образом, преобразователь преобразует входной двоично-десятичный код И б в пропорциональное емубхзначение выходного напряжения, При использовании в качестве двоичных ЦАП умножающих ЦАП устройство в целом реализует функцию умножающего двоично-десятичного ЦАП. Повышение точности обеспечивается за счет уменьшения влияния напряжения смещения операционного усилителя на точность преобразования. о р м у л а изобретен Двухдекадный двоично-десятичный цифроаналоговый преобразователь, со" держащий первый и второй двоичные цифроаналоговые преобразователи и сум матор, выход которого является выходной шиной, а первый вход подключен к выходу второго двоичного цифроаналогового преобразоавтеля, входы пятого, шестого, седьмого и восьмого разрядов которого являются входами соот" ветствующих Разрядов старшей тетрадывходной шины преобразуемого кода, о т л и ч а ю щ и й с я тем, что, с целью повышения точности и расширеСоставитель Н.КапитановТехред М.Дидык Корректор М,Иаксимишинец Редактор А.Огар Заказ 1521 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент , г.ужгород, ул. ГагариНГ на 1 О 5 157 ния функциональных воэможйостей эа счет обеспечения дополнительной функ-, кеции перемножения входного кода на аналоговый сигнал, в него введены первый и второй элементы ИЛИ, выходы которых соединены соответственно с входами третьего и четвертого разрядов второго двойчного цифроаналогового преобразователя, вход первого разряда которого объекдинен с входом первого разряда первого двоичного цифроаналогового преобразователя и является входом первого разряда младшей тетрады входной шины преобразуемого кода, первые входы первого и второго элементов ИЛИ являются входами соответственно второго и третьего разрядов младшей тетрады входной шины преобразуемого ко 1764 6да, второй вход первого элемента ИЛИобъединен с вторым входом второгоэлемента ИЛИ,. с входом третьего раз-ряда первого двоичного цифроаналогового преобразователя и является входом четвертого разряда младшей тетрады входной шины преобразуемого кода,входы четвертого, пятого и шестогоразрядов первого двоичного цифроаналогового преобразователя объединеныс вхбдами соответственно шестого,.седьмого и восьмого разрядов второгодвоичного преобразователя, входы пятого и второго разрядов которого объ"единены и соединены с входом второгоразряда первого двоичного цифроаналогового преобразователя, выход которого соединен с вторым входом сумматора,