Устройство для демодуляции цифровых сигналов с частотной модуляцией

(51)5 Н 04 1. 27 НИЕ ИЗОБРЕТЕ ОПИ 1) 2) Д(54) УСТРОЙСТВО РОВЫХ СИГНАЛОВ дио- ьппение тех ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР РСНОМУ СВИДЕТЕЛЬСТВУ 4422057/24-0910.05.8823,03.90. Бюп. У 11С.В.Васильев, С.А.Доронин,убовик и Л.П.Котенко621,396,6(088.8)Хохлов Б.И. Декодирующие устройцветных телевизоров. - М,; Радиозь, 1987, с. 96, рис. 255 ДЛЯ ДКМОДУЛЯЦИИ ЦифЧАСТОТНОЙ МОДУЛЯЦИЕЙ Изобретение относитсяке. Цель изобретения -точности демодуляции, Устр-во содержит регистры 3 и 4 сдвига, блок 8 умножения на два, сумматор 9, блок 16деления и декодирующий блок 17. Цельдостигается введением управляемогоключа 1, АЦП 2, регистров 5 и 6 сдвига, генератора 7 импульсов, сумматора10, блока 11 умножения на два, блок12 и 13 запрета, бпока 14 определемодуля числа и циФрового компаратора15, с помощью которых исключаются издальнейшей обработки аномальные результаты демодуляции, возникающиепри малых значениях суммы кодов, находящихся в регистрах 4 и 5, 1 ил.Изобретение относится к радиотехнике и может бьггь использовано вприемниках дискретной информации.Цель изобретения - повьшение точнос 5ти демодуляции.На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства.Устройство для демодуляции цифровых сигналов с частотной модуляциейсодержит управляемьпг ключ 1, аналогоцифровой преобразователь 2 (АЦП),первьпг, второй, третий и четвертыйрегистры 3-6 сдвига, генератор 7 импульсов, первый блок 8 умножения надва, первый и второй сумматоры 9 и10, второй блок 11 умножения на два,первый и второй блоки 12 и 13 запрета, блок 14 определения модуля числа,цифровой компаратор 15, блок 16 деления и декодируюций блок 17,Устройство работает следующим образом.Частота опроса устанавливается рав ной 4 й. При наличии на управляющемвходе управляемого ключа 1 разрешающего потенциала, выдаваемого устройством синхронизации, входной сигналБ(с) через открьггый управляемый ключ 301.поступает на вход АЦП 2, которьппроизводит с периодом То преобразование мгновенных значений напряжениявходного сигнала П(с) = ч; в параллельный цифровой код. Таким образом,в установившемся режиме в регистре6 сдвига находится код ч, в регистре 4 сдвига - код ч , в регистре 3сдвига - код ч , в регистре 5 сдвигакод ч 4 и на выходе АЦП 2 - код ч , 40гДе ч ч ч ч и ч - кОДы соот 1ветствующие мгновенным значениям входного напряжения Б(С) в моменты времени С 1 сэ С 3 СФ и Ссоответственно. Содержимое четвертого регистра 456 сдвига, содержимое регистра 3 сдвига после умножения на два в блоке 8умножения и код ч с выхода АЦП 2суммируются в сумматоре 10 и резуль -тирующий код через блок 12 запрета 50поступает на первый вход блока 16 деления, Содержимое регистра 5 сдвигаи содержимое регистра 4 сдвига суммируются в сумматоре 9 и результатпосле умножения на два в блоке 11 55умножения через блок 13 запрета поступает на второй вход блока 16 деле -ния. Одновременно с этим код, соответствующий ч + ч с выхода сумматора 9 поступает в блок 14 определения модуля числа и после него и циф-. ровоц компаратор 15, где код (ч+ч) сравнивается с заранее установленным кодом, соответствующим порогу Ь. ПО- рог Ь выбираетс.я из условия обеспечения заданной точности демодуляции.Если (ч + ъ;(Ь, то цифровой компаратор 15 выдает высокий потенциал на блоки 12 и 13 запрета, которые в этом случае пропускают коды, соответствующие ч + 2 чэ + ч и 2(ч + ч ) на входы блока 16 деления, Код, соответствующий результату деления, поступает в декодирующий блок 17, на выходе которого появляется код значения частоты демодулир уемог о сиг нала, определяемой в соответствии с алгоритмом1 ч +2 ч э+чуХ = в в агссоз27 Та 2(ч+ч )Если же условие (ч+ ч )Ь невыполняется, то цифровой компаратор15 выдает на управляющие вторые входыблоков 12 и 13 запрета низкий потенциал. В этом случае результаты суммирования, соответствующие данному такту опроса, через блоки 12 и 13 запрета не проходят, а на их выходах сохраняется предыдущий код, Следовательно,и на выходе устройства код частоты Йне изменится, Такой эффект позволяетисключить из дальнейшей обработки аномальные результаты демодуляции, возникающие при малых значениях (ч +ч );Поскольку данное устройство являетсялинейной цифровой схемой с суммарнойзадержкой, определяемой быстродействием элементной базы, то объеминформации с выхода устройства необходимо осуществлять в моменты времени, сдвинутые относительно тактовыхимпульсов на время, не меньшее суммарной задержки.Процесс съема выходной информациив алгоритм фунционирования предлагаемого устройства не входит,Формула из обр ет енияУстройство для демодуляции цифровых сигналов с частотной модуляцией, с одержащее первый р егистр сдвига, выход которого соединен с входом первого блока умножения на два и с сиг1552397 6дом четвертого регистра сдвига и свторым входом второго регистра сдви -га, выход которого подключен к первому входу четвертого регистра сдвига, выход которого подключен к первому входу четвертого регистра сдвига, выход которого подключен к третьему входу второго сумматора, выход которого соединен с первым входомпервого блока запрета, выход которого подключен к первому входу блокаделения, второй вход которого подключен к выходу второго блока запрета,первый вход которого соединен с выходом второго блока умножения на два.вход которого подключен к выходу первого сумматора и к входу блока определения модуля числа, выход которогосоединен с входом цифрового компаратора, выход которого соединен свторыми входами первого и второгоблоков запрета, при этом первый входуправляемого ключа является информационным входом устройства, синхрони.зирующим входом которого являетсявторой вход управляемого ключа, а выход декодирующего блока является выходом устройства./ нальным входом второго регистра сдвига, выход которого соединен с первым входом первого сумматора, второй вход которого подключен к первому входу5 первого регистра сдвига, блок деления, выход которого подключен к входу декодирующего блока, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности демодуляции, введены два блока запрета, цифровой компаратор, блок определения модуля числа, второй блок умножения на два, второй сумматор, третий и четвертый регистры сдвига, аналого- цифровой преобразова тель, генератор импульсов и управляемый ключ, выход которого соединен с первым входом аналого-цифрового преобразователя, выход которого соединен с первым входом третьего регистра 20 сдвига и с первым входом второго сумматора, второй вход которого подключен к выходу первого блока умножения на два, выход третьего регистра сдвига соединен с первым входом первого 25 регистра сдвига, второй вход которого соединен с выходом генератора импульсов, с вторым входом аналого-цифрового преобразователя, с вторым входом третьего регистра сдвига, с вторым вхо Составитель О.ГеллярРедактоР Е.Папп ТехРед Л.Сердюкова Корректор С,Черни Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,.01 Заказ 341 Тираж 526 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5