Детектор сигналов манипуляции с минимальным сдвигом

Изобретение относится к электросвязи и может быть использовано всистемах передачи данных.Цель изобретения - повышение поме 5 хоустойчивости.На Фиг, 1 изображена структурная электрическая схема предлагаемого детектора; на Фиг. 2 - структурная электрическая схема синхронизатора; 10 на фиг. 3 - структурная электрическая схема формирователя управляющихсигналов.Детектор сигналов манипуляции сминимальным сдвигом содержит генератор 1, синхронизатор 2, преобразователь 3 аналог-код, сумматор 4, блок5 сравнения, первый регистр 6, триггер 7, Формирователь 8 управляющихсигналов и второй регистр 9. 20Синхронизатор содержит первый ивторой счетчики 1 О и 11 импульсов итриггер 12. Формирователь управляющих сигналов содержит первый, второйи третий блоки 13 - 15 сравнения двух 25чисел, элемент ИЛИ 16,и одновибратор17,Детектор работает следующим образом.Входной сигнал поступает на вход 30преобразователя 3 аналог - код, надругой вход которого поступают импульсы тактовой частоты (Кт/2) спервого выхода синхронизатора 2.В преобразователе 3 аналог-код произ 35водится измерение амплитуды входногосигнала в точках отсчета и выдача результатов измерения в коде, определяющем значение амплитуды входного А;в данный момент времени. Количество 40импульсов, поступающих на преобразо -ватель 3 аналог в к от синхронизатора 2, на каждом интервале отсчета выбирается из условия возможности измерения максимальной амплитуды входного 45сигнала (неискаженного). Под.воздействием помех (импульсных,гармонических и др.) амплитуда входного сигнала может превысить указанный порог,однако на выходе преобразователя 3аналог-код будет зафиксировано максимально возможное значение амплитудывходного сигнала (т,е. произойдет ограничение по амплитуде измеряемогосигнала), что повысит помехоустойчи 35вость приема особенно при действииимпульсных помех. Количество отсчетови на интервале анализа, равном длительности элементарного передаваемого сигнала с, выбир ается достаточноб ол ишим с целью и о вышеция т очности аппроксимации входного сигнала,По сигналу "Отсчет" синхронизатора2 в первом блоке 5 сравнения производитсяя сравнение амппитуд входногосигнала в данной момент времени (А;)с кодом амплитуды входного сигнала,полученным при предыдущем отсчете(Л;) и хранящимся в первом регистреб, и формирование сигнала "Знак",соответствующего выражениюА; А,.По заднему фронту сигнала "Отсчет"выполняются следующие операции; всумматоре 4 вычисляется ДА =А; - А;(с учетом сигнала "Знак ) и суммируется текущее (вычислецное) значениес результатами всех вычислений, полученных ца предыдущих отсчетах ца данном интервале анализа; стирание впервом регистре б значения Л, и запись в него текущего значения А;установка в исходное состояние преобразователя 3 аналог-код.Сумматор 4 состоит из комбинационно.го сумматора-вычитателя и накапливающего сумматора (це показано). С цельюповышения помехоустойчивости детектора в сумматоре 4 введен порог на максимально возможную величину Ь А путемограничения разрядной сетки при вычислении ДА =А, - А;(где =1,2,и), что исключает погреыность вычислений при резких скачках значений ДА,вызванных действием помех на входнойсигнал. По достижении конца интервала анализа, равного длительности элементарного сигнала (посыпки), на третьем выходе синхронизатора 2 появляется сигнал "Опрос". По этому сигналу в Формирователе 8 управляющих сигналов производится сравнение значения суммы отсчетов, полученных на предыдущем интервале анализа (Б ), с текущим значением суммы отсчетов (Б +, ). По заднему фронту сигнала "Спрос" производятся следующие действия:,триггер 7 переключается в положение, соответствующее сигналу на втором выходе Формироватепя 8 (ЬБ); содержимое второго регистра 9 (Б ) стирается и в него записывается текущее значение суммы отсчетов (Б ,); сумматор 4 устанавливается в исходное состояние, производится (если это необходимо) коррекция фазы сигнала "Опрос" в синхрониф о р м ул а 20из обр ет ения 5 15523 заторе 2 по сигналу "Коррекция", формируемому ца первом выходе формирователя 8.Коррекция фазы сигнала "Опрос" за 5 ключается в следующем, Б Формирователе 8 управляющих сигналов сравнения введены два порога сравнения (С и П), которые и ограничивают допустимые величины сумм отсчетов. Если на каком- либо интервале анализа Я ,+, будет такой, что Б +, ( С то на первом выходе Формирователя 8 появится сиг- нал "Коррекция",который формируется одновибратором 17. По этому сигналу 15 в синхроцизаторе 2 будет произведена подстройка Фазы сигнала "Опрос". Величина (шаг) подстройки фазы определяется емкостью счетчика 10 импульсов. 98 6к пятому входу сумматора при этом третий вход преобразователя аналогкод является сигнальным входом детектора, первым и вторым пороговыми входами которого являются соответственно четвертый и пятый входы формирователя управляющих сигналов, а выход триггера является выходом детектора.2, Детектор по п. 1, о т л и ч а ю щ и й с я тем, что спцхрониза - тор содержит два счетчика импульсов и триггер единичный и инверсный вы - ходы которого соединены с управляющими входами соответственно первого и второго счетчиков импульсов, установочные входы которых соединены с 8 в вход триггера, К-вход которого соединен с выходом лерваго счетчика импульсов тактовый Вход которого соединен с тактовым входом второго счетчика и является первым входом син 1. Детектор сигналов манипуляции с минимальным сдвигом, содержащий формирователь управляющих сигналов, 25 блок сравнения, сумматор и триггер, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены преобразователь аналог-код, два регистра, синхронизатор и генера- ЗО тор, выход которого соединен с первым входом синхронизатора, первый выход которого соединен с .первым входом преобразователя ацалог-код, выход которого соединен с первым входом блока сравнения, с первым входом первого регистра и с первым входом сумматора, второй вход которого подключен к выходу первого регистра и к второму входу блока сравнения, третий вход которого соединен с вторым входом первого регистра, с вторым входом преобразователя аналог-код, с вторым выходом синхронизатора и с третьим входом сумматора, выход которого соединен с первым входом Формирователя управ - ляющих сигналов и с первым входом второго регистра, выход которого подключен к второму входу формирователя управляющих сигналов, первый выход которого подключен к второму входу синхронизатора, третий выход которого соединен с четвертым входом сумматора, с вторым входом второго регистра, с первым входом триггера и с третьим входом Формирователя управляющих сигналов, второй выход которого подключен к второму входу триггера, выход блока сравнения подключен хронизации, втсрым входом которого является Я-вход триггера, при этом первый, второй и третий выходы второго счетчика являются соответственнопервьм, вторым и третьим выходами сиц -хр о низат ор а,3. Детектор по и. 1, о т л ич а ю щ и й с я тем, что формирователь управляющих сигналов содержиттри блока сравнения двух чисел,одцовибратор и элемент И.,П 1, первый и второйвходы которого подключены соответственно к первому и зторому выходампервого блока сравнения двух чисел,выход второго блока сравнения двухчисел соединен с перзым входом опновибратора, второй вход которого подключен к выходу третьего блока сравнения двух чисел, третий вхоп которого подключен к третьему входу второго блока сравнения двух чисел и ктретьему входу первого блока сравнения двух чисел, второй вход которогосоединен с первым входом третьегоблока сравнения двух чисел и является первым входом формирователя, вторьи., третывч, четвертым и пятым. входами которого являются соответственнопервый вход первого блока сравнениядвух чисел, третий вход третьего блока сравнения двух чисел, второйвход второго блока сравнения двухчисел и второй вход третьего блокасравнения двух чисел, при этом первым и вторым выходами формирователяявляются соответственно выход одновибратора и выход элемента ИЛИ,.Папп Т кто ГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 Заказ 341ВНИИПИ Госу оставитель О.Геллерехред Л.Сердюкова Тираж 524твенного комитета по и 113035, Москва, Ж,Подписноебретениям и открытиямаушская наб., д. 4/5