Устройство регулирования -фазного напряжения

+, бвгзй + бвгзй + бвгзи + Изобретение относится к электротехнике .Целью изобретения является повышение надежности и точности регулирова 5 ния.На фиг.1 изображена схема устройства; на Фиг,2 - временные диаграммы его работы.Устройство содержит синхронизаторвходы которого соединены с выводами 2, а выходы подключены к трем - верхним входам программируемой логической матрицы 3 и входам блока 4 вы деления фронтов, выход которого соединен с обнуляющим входом двоичного счетчика 5, счетный вход которого соединен с выходом генератора б импульсов, при этом информационные выходы двоичного счетчика 5 подключены. 20 к первым входам элемепта 7 сравнения, вторые входы которого поразрядно подключены к младшим разрядам информаци-. онного выхода цыЬрового регулятора 8, а выход элемента 7 сравнения и стар шие разряды информационного выхода цифрового регулятора 8 соединены с тремя нижними входами программируемой логической матрицы 3, выходы которой через формирователи 9 сигналов управления соединены с управляющими электродами управляемых вентилей 10, входы которых подключены к выводам 2 для подключения питающей сети, а выходы - к выводам 11 для подключенияонагрузки. На диаграмме 2 представлены напряжения на выводах 2; на диаграм 40 мах 13-15 " сигналы на выходе синхронизатора 1, описываемые логическими переменными б, в, г; на диаграмме 16- сигнал на выходе блока 4 .выделения Фронтов;, на диаграмме 17 - сигнал на выходе генератора 6 импульсов; на диаграмме 18 - сигнал на выходе двоичного счетчика 7, описываемый логической переменной ж; на диаграммах 19 и 20 - сигналы в старших разрядах выходов цифрового регулятора 8, опи 50 сываемые логическими переменными з-и; на диаграммах 21-23 - сигналы на выходах программируемой логической матрицы 3, описываемые логическими пере" менными к, л, м; на диаграммах 24-265 сигналы на выходах формирователей 9; на диаграмме 27 - напряжение на выводах 11. Устройство работает следующим образом,При появлении на шинах А, В, С сети 2 напряжения питания на выходахсинхронизатора 1 появляются логические сигналы 13-15, высокие уровни которых совпадают с положительными полупериодами соответствующих напряжений питанияС помощью блока 4 выделения фронтов Формируются импульсы16, обнуляющие двоичный счетчик 5. Втечение времени между этими импульсами двоичный счетчик 5 считает импуль"сы 17, поступающие с генератора 6.Насчитываемое на двоичном счетчике 5число в виде двоичного кода параллельно поступает на элемент 7 сравнения,на другие входы которого с информационного выхода цифрового регулятора8 параллельно в виде двоичного кодапоступают младшие разряды числа, задающего угол открывания управляемыхвентилей 1 О, При совпадении чисел,поступающих на входы элемента 7 сравнения, на его выходе Формируется сигнал 18, по переднему фронту котороговключается один из управляемых,вентилей 10. Выбор включаемого управляемого вентиля осуществляется с помощьюпрограммируемой логической матрицы 3,на входы которой поступают сигналы,Формируемые синхронизатором 1, схе"мойсравнения, и п старших разрядовчисла с информационного выхода цифро"вого регулятора 8. Число п равно ближайшему целому, не превышающему 1 орш.йПри ш " 3, п " 2 программируемая логическая матрица 3 реализует по выходам следующие логические функции: Выходные сигналы программируемой логической матрицы 3 Формируются по длительности и амплитуде Формирователем 9 сигнала управления, поступают на управляющие электроды управляемых вентилей 1 О и открывают их. Изменяя число на выходе цифрового регулятора 8 можно изменять угол открыва"Уония от 0 до 80 с дискретом, зависящим от разрядности информационного выхода цифрового регулятора 8 и двоичного счетчика 5.оставитель О.Назар ехред Л.Сердюкова Редакто Копча оррек ат Заказ 401 Тираж 653 Подписное .ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., д. 4/5 оиэводственно-издательский комбинат "Патент", г. Ужгор Гагарина, 10 5 1543Формула изобретения Ус т ройс тв о регулирования ш-фазно го напряжения, содержащее синхронизатор,5 входы которого подключены к выводам для подключения питающей сети, двоичный счетчик, счетный вход которого соединен с выходом генератора импульсов, информационные выходы счетчика поразрядно соединены с входами элемента сравнения, вторые входы которого поразрядно соединены с информационным выходом цифрового регулятора, ш формирователей сигналов управления, выходы которых подключены к управляющим электродам управляемых вентилей, входы которых подключены к выводам 3956для подключения питающей сети, а вы"оды - к выходным выводам, о т ли -чающее с я тем, что, с цельюповышения надежности и точности регулирования, введены блок выделенияфронта, входы которого соединены свыходами синхронизатора, а выход под"к ючен к обнуляющему входу двоичногосчетчика, программируемая логическаяматрица, первые входы которой соединены с выходами синхронизатора, второй вход - с выходом элемента поразрядного сравнения и третий вход - состаршими разрядами информационноговыхода цифрового регулятора, а выходы связаны. с формирователями сигналауправления.