Устройство для записи сигналов цифровой информации

(19) 01) 1)011 В ОПИ Е ИЗОБРЕТЕН ЬСТВУ МУ С К АВ э о СССР80 с пряэлеменОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(54)(57) устРОЙстВО для здписиСИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее регистр сдвига, выходы которогоподключены к соответствующим входамдешифратора, а информационный входи синхровход - к шинам сигналов цифровой информации и синхроимпульсов,коммутатор, выход которого связанс входом блока записи, блок Формирования задержанных синхросерий, входкоторого соединен с шиной синхроимпульсов,а выходы - с первой группойвходов коммутатора, разрешающий входкоторого подключен к выходу среднего разряда регистра сдвига, блокуправления с подключенной к его пер-.вому управляющему входу адресной шиной, о т л и ч а ю щ е е с я тем,что, с целью повышения точности компенсации, в него введены дополнительная адресная шина и подключенный кней блок хранения кодов разрешающей,способности, выход которого соединен с вторым управляющим входом блока управления, включенного междувыходами дешифратора и второй группойвходов коммутатора, при этом блок уп-.равления содержит элемент ИЛИмым и инверсным выходами, два,та 2-2 ЙИЛИ, два элемента 2-3 И ИЛИ и элемент 2-1-2 И.-3 ИЛИ,при этомпервый вход первой группы первого лемента 2-2 ИИЛИ, первый вход первой группы первого элемента 2-3 И"2ИЛИ, вход второй группы элемента .2-1-2 ИИЛИ, второй вход первойгруппы второго элемента 2-2-ИИЛИи первый вход первой группы второгоэлемента 2-3 ИИЛИ являются соответственно первым, вторым, третьим.,четвертым и пятым информационными .входами блока управления, выходамиблока управления являются выходы первого элемента 2-2 ИИЛИ, первогоэлемента 2-3 ИИЛИ, элемента 2-1-2ИИЛИ, второго элемента 2"2 ИИЛИи второго элемента 2-3 ИИЛИ, одинвход элемента ИЛИ подключен к выходу блока хранения кодов разрешающейспособности, к второму входу первойгруппы первого элемента 2"3 ИИЛИи к третьему входу второй группывторого элемента 2 И"3 И"2 ИЛИ, другой вход элемента ИЛИ соединен с адресной шиной номеров цилидров, стретьим входом второй группы первогоэлемента 2-3 ИИЛИ и с вторым входом второй группы второго элемента 2-3 ИИЛИ, прямой выход элемента ИЛИ подключен к второму входу первой группы первого элемента 2-2 И"2ИЛИ, к второму входу первой группыпервого элемента 2-3 ИИЛИ и к первому входу второго элемента 2-2 И ИЛИ, инверсный выход элемента ИЛИсоединен с первым входом второй груп"пы первого элемента 2"2 И"2 ИЛИ, свторым входом первой группы элемента 2-1-2 ИИЛИ, с первым входом третьей группы элемента 2-1-2 ИИЛИ,106765 с вторым входом второй группы второ"го элемента 2-2 ИИЛИ и с вторымвходом первой группы в-ооого элемента 2-3 ИИЛИ, первой вход первойгруппы первого элемента 2-2ИИЛИ, подключен к первомувходу первой группы первого элемента 2-3 ИИЛИ и к первому входупервой группы элемента 2-1-2 ИИЛИ,второй вход второй группы первогоэлемента 2-2 ИИЛИ соединен с первым входом первой группы первого элемента 2-3 ИИЛИ, второй вход третьей группы элемента 2-1-2 ИИЛИ подключен к второму входу первой группы второго элемента 2-2 ИИЛИ и к первому входу второй группы второго элемента 2-3 ИИЛИ, первый вход второй группы, второго элемента 2-2 И ФИЛИ соединен с первым входбм первой группы второго элемента 2-3 ИИЛИИзобретение относится к записи дискретных или цифровых данных и предназначено для использования в вычислительной технике, в частности в запоминающих устройствах на магнитных носителях.Известно устройство предварительной компенсации при записи цифровойинформации, содержащее регистр сдвига,блок выделения образца, блок оЬнаруженил ошиЬки, Ьлок сдвига импульсов,блок генерирования задержанных синхроимпульсов, усилитель записи, шинуцифровой информации шину импульсовсинхронизации, информационный вход 15регистра сдвига соединен с шиной цифровой информации, а синхронизирующийс входом блока генерирования задержан"ных синхроимпульсов. Регистр сдвигасостоит из последовательно соединенных триггеров первой группы и послЬ"довательно соединенных триггероввторой группы, выходы триггеров обеих групп соединены с входами блокавыделения образца, выход последнего 25триггера первой группы дополнительно соединен с разрешающим входом блока сдвига импульсов, управляющие вхо"ды которого подключены к выходамблока выделения образца, коммутирую"щие входы блока сдвига импульсов соединены с выходами блока генерирования задержанных синхроимпульсов,выход блока сдвига импульсов подключен к входу блока записи 1 1,Недостатком указанного устройствапредварительной компенсации при записи.цифровой информации заключаетсяв малой точности компенсации, так какне учтено изменение разрешающей спо"собности пар магнитная головка - маг-,40 2нитная поверхность при переходе отодной пары к другой и при изменениирадиуса дорожкицилиндра),Наиболее близким к предлагаемомуявляется устройство для магнитной заГиси циФровой информации на дискисодержащее регистр сдвига с входомимпульсной последовательности информации, входом синхроимпульсов и входом установки схемы в исходное состо"янид, дешифратор, входами подключенный к выходам регистра сдвига, коммутатор, управляющими входами подключенный к выходам дешифратора, а инфор"мационным входом - к центральному выФходу регистра сдвига, схему выработки задержанных синхросерий, входкоторой подключен к входу синхроимпульсов, а выходы - к соответствую-щим входам коммутатора, усилитель записи, подключенный к выходу коммутатора, блок управления схемой выработки задержанных синхросерий, вход которого подключен к входу адреса дорожки, а выходы - к дополнительнымвходам управляемой схемы выработкизадержанных синхросерий Г 2.Устройство позволяет изменять ве"личину вводимых предыскажений в записываемый сигнал в зависимости отрадиуса дорожки диска и тем самымповысить плотность записи, Однаков данном случае не учитывается разброс параметров пар магнитная головка - носитель, что также не позволяет достичь высокой точности компенсации.Цель изобретения - повышение точности компенсации.Указанная цель достигается тем,что в устройство для записи сигналов3 10467 цифровой информации, содержащее регистр сдвига, выходы которого подклюцены к соответствующим входам дещифратора, а информационный вход и синхровход - к шинам сигналов цифровойинформации и синхроимпульсов, коммутатор, выход которого связан с входом блока записи, блок формированиязадержанных синхросерий, вход которого соединен с шиной синхроимпульсов, а выходы - с первой группой входов коммутатора, разрешающийвход которого подключен к выходу среднегоразряда регистра сдвига, блок управления с подключенной к его первому управляющему входу адресной шиной, введены дополнительная адресная шина и подключенный к ней блок хранения кодов разрешающей способности, выход которого соединен с вторым управ.ляющим входом блока управления, включенного между выходами дешифратораи второй группой входов коммутатора,при этом блок управления содержитэлемент ИЛИ с прямым и инверсным выходами, два элемента 2-2 ИИЛИ,два элемента ГИИЛИ и элемент 2-1-2 ИИЛИ, при этом первый вход первой .группы первого элемента 2-2 ИИЛИ, первый вход первой группы первого элемента 2-3 ИИЛИ, вход второй группы элемента 2-1-2 ИИЛИ, второй вход первой группы второго элемента 2-2 ИИЛИ и первый вход первой группы второго элемента 2-3 ИИЛИ .являются соответственно пер" З 5 вым, вторым, третьим, четвертым и пятым информационными входами блока управления, выходами блока управления являются выходы первого элемента 2-2 ИИЛИ первого элемента 2-3 40 ИИЛИ, элемеыта 2-1-2 ИИЛИ, второго элемента 2-2 И"2 ИЛИ и второго элемента 2-3 ИИЛИ, один вход элемента ИЛИ подключен к выходу блока хранения кодов разрешающей способноср 45 , ти, к второму входу второй группы первого элемента 2-3 ИИЛИ и к третьему входу второй группы второ, го элемента 2-3 ИИЛИ, другой входэлемента ИЛИ соединен с адресной ши" 50ной номеров цилиндров, с третьим входом второй группы первого элемента 2-3 ИИЛИ и с вторым входом второй группы второго элемента 2-3 ИИЛИ, прямой выход элемента ИЛИ подключен 55 к второму входу первой группы первого элемента 2-2 ИИЛИ, к второму входу первой группы первого элемента 2-3 И65 4ИЛИ и к первому входу второго элемента 2-2 ИИЛИ, инверсный выход элемента ИЛИ соединен с первым входом второй группы первого элемента 2-2 ИИЛИ,с вторым входом первой группы элемента 2-1-2 ИИЛИ, с первым входом третьей группы элемента 2-1-2 ИИЛИ, с вторым входом второй группы второго элемента 2-2 ИИЛИ и с вторым входом первой группы второго элемента 2-3 ИИЛИ, первый вход первой группы первого элемента 2-2 ИИЛИ подключен к первому входу первой группы первого элемента 2-3 ИИЛИ и к первому входу первой группы элемента 2-1-2 ИИЛИ, второй вход второй группы первого элемента 2-2 ИИЛИ соединен с первым входом первой группы первого элемента 2-3 ИИЛИ, второй .вход третьей группы элемента 2-1-2 ИИЛИ подключен к второму входу первой группы второго элемента ЯИИЛИ и к первому входу второй группы второго элемента 2-3 И.ИЛИ, первый вход второй группы второго элемента 2-2 ИИЛИ соединен с первым входом первой группы второго элемента 2-3 ИИЛИ.Блок управления вырабатывает сигнал оптимальной величины компенсации сигналов входной цифровой.информации в зависимости от сигналов на его информационных и управляющих входах путем сдвига записываемого сигнала в сторону, противоположную сдвигу этого сигнала при воспроизведении.На фиг, 1 изображено устройство для записи сигналов цифровой инфор- . мации, блок-схема; на фиг. 2 - функ" циональная схема устройства; на фиг. 3 - временные диаграммы, поясняющие работу устройства.Устройство предварительной ком-. ,пенсации при записи цифровой инфор- ,мации содержит шину 1 цифровой информации ( фиг. 1 и 2), шину 2 импульсов синхронизации, регистр 3 сдвига, дешифратор 4, блок 5 формирования задержанных синхросерий, коммутатор 6, блок 7 записи, блок 8 управ-, ления, адресную шину 9, дополнитель" ную адресную.шину 10, блок 11 хране" ния кодов разрешающей способности.Шина 1 цифровой информации предназначена для приема сигналов цифро-вой информации на вход устройства. Шина 2 импульсов синхронизации пред,назначена для синхронизации работы . устройства. Информационный вход ре 3 10676 гистра 3 сдвига соединен с шиной 1, а синхронизирующий вход - с шиной 2, Выходы регистра 3 сдвига подключены к входам дешифратора ч, который состоит из элементов И 12-15 и эле мента 1 ИЛИ-НЕ 16 и предназначен для выработки на выходе сигналов, соответствующих комбинациям цифровой информации на его входе. Блок 5 формирования задержанных синхросерий . состоит из последовательно соедиНенных элементов 17-20 задержки. Вход блока 5 подключен к шине 2, а выходы соединены с первой группой входов коммутатора 6, который состоит изэлементов 3 И 21-25 и элемента 5 ИЛИ 26 и представляет собой мультиплексор. Разрешающий вход коммутатора 6 подключен к(3-выходу регистра 3 сдвига. Блок 8 управления состоит из 20 элемента ИЛИ 27 с прямым и инверсным выходами, элемента 2-2 И.-2 ИЛИ 28. элемента 2-3 ИИЛИ 29, элемента 2-1-,2 ИИЛИ 30, элемента .2-2 ИИЛИ 31 и элемента 2-3 ИИЛИ 32, при 2 этом первый вход первой группы элемента 2-2 ИИЛИ 28; первый вход первой группы элемента 2-3 ИИЛИ 29, вход второй группы элемента 2-1-2 ИИЛИ 30, второй вход первой группы зо элемента 2-2 ИИЛИ 28 .и первый вход первой группы второго элемента 2-3 ИИЛИ 32 образуют соответственнапервый, второй, третий, четвертый и пятый информационные входы блока 8 управления, выходы которого являются выходами элемента 2-2 ИИЛИ 28, элемента 2-3 ИИЛИ 29, элемента 2-1-2 ИИЛИ 30, элемента 2-2 И,ИЛИ 31 и,элемента 2-3 ИИЛИ 32,первый вход 1. элемента ИЛИ 27 подключен к выходу блока 11 хранения кодов разрешающей способности,к второму входу второй группы элемента 2-3 И.-2 ИЛИ 29 и к третьему входу второй группы элемен-45 та 2-3 ИИЛИ 32. Второй вход элемента ИЛИ 27 соединен с адресной шиной 9, с третьим входом второж груп-, пы элемента 2-3 ИИЛИ 29 и с вторым входом второй группы элемента 2-3 ИИЛИ, 32. Прямой выход элемента ИЛИ 27 подключен к второму входу первой группы элемента 2-2 ИИЛИ 28, к второму входу первой группы элемен" та 2-3 ИИЛИ 29 и к первому входу элемента 2"2 ИИЛИ 31. Инверсный выход элемента ИЛИ 27 соединен с первым входом второй группы элемен" та 2-2 ИИЛИ 28 с вторым входом первой группо элемента 2-1-2 ИИЛИ 30,с первым входом третьей группы элемента 2-1-2 ИИЛИ 30, с вторым входом второй группы элемента 2-2 И ИЛИ 31 и с вторым входом первой группы элемента 2-3 ИИЛИ 32. Первоивход первой группы элемента 2-2 И.ИЛИ 28 подключен к первому входупервой группы элемента 2-3 ИИЛИ 29и к первому входу первой группо.злемента 2-1-2 ИИЛИ 30. Второй входвторой группы элемейта 2-2 ИИЛИ 28соединен с первым входом первой груп"пы элемента 2-3 ИИЛИ 29. Второйвход третьей группо элемента 2-1-2ИИЛИ 30 подключен к второму входупервой группо элемента 2-2 ИИЛИ 31и к первому входу второй группо элемента 2-3 ИИЛИ 32, первый входвторой группы элемента 2-2 ИИЛИ .31соединен с первым входом первой груп"пы элемента 2-3 ИИЛИ 32. Информационные входы блока 8 управления .соединены с выходами дешифратора М,а выходы блока 8 управления подключенык второй группе входов коммутатора 6. Адресная шина 9 предназначена для приема на первый управляющий вход блока 8 управления сигнала номера цилиндра. Адресная шина 10 предназначена для приема сигналов номера магнитной головки на адресные входы блока 11 хранения кодовразрешающей способности пар магнитная головка - магнитная поверхность,в качестве которого. можно использовать стандартное ПЗУ ( например микросхему 155 РЕЗ). Рассмотрим работу устройства по Функциональной схемеФиг. 2),Сигналы входной цифровой информацииФиг.3 а) подаются на информационный вход регистра 3 сдвигаи сдвигаютсясдвиг происходит в направлении слева направо) на один разряд по каждому синхроимпульсу ( Фиг. 3 в), поступающему на вход синхронизации регистра сдвига 3. С выхода регистра 3 сдвига сигналы цифровой информации( Фиг. Зс ) - цифровая последовательность на О -выходе регистра 3 сдвига, цифровал последовательность нд выходах ), Е , РБ Н, 1, Э, К регистра 3 сдвига представляет собой цифровую последовательность на6-выходе регистра 3 сдвига, сдвинутую в каждом такте работы устройства на один разряд, подаются на входы10467 0 ЕГО компенсации 25 Ьд Ьс дс Сдвиг от кодовоикомбинации пенсация от но а магнитной го 0 ловки Компенсация мера цилинд 0 еэультирующая веичина компенсации д ьг ьс тсяыход дешифратора 4, где в каждом тактеработы устройства происходит сравньние поступающей комбинации сигналовцифровой информации с, образцовымикомбинациями табл. 1), если имеет"ся равенство,. то на соответствующемвыходе блока выделения образца 4 вырабатывают сигнал, который указываетвеличину и направление компенсацииО-разряда регистра 3 .сдвига ,табл.1). 10 1 0 10100 ЬО Вправ0 .0 10100,дВа4 Е . 1 Ф 0 0 Ъ 0 1 0 1 ,Ь,. Влево00101 00 безразличное состояние омпенсация не производится Направление компенсации задае кодовой последовательностью, С в да блока 8 управления на вторую группу входов коммутатора 6 подают сигналы, разрешающие прохождение на вы-ход устройства сигналов, задержанных во времени ( фиг, 3 т,и) или поступающих во времени раньше ( фиг 3 8,К) на величину М 1 или Ь,1 относительно сигналов фиг 3 В), которые пода" ют на выход устроиства, если входной сигнал не компенсируют, Сигналы на выходе блока 6 .сдвига импульсов фиг,3 Ч) представляют собой скомпенсированную входную цифровую информа" цию. 65 8Сигналы с выхода дешифратора 4 поступают на информационные входы бло.ка 8 управления. Наличие единичного сигнала на пер" вом управляющем входе блока управления указывает на то, что необходимо произвести дополнительную компенсацию сигналов входной информации в .зави:имости отномера цилиндра, нулевой сигнал указывает на отсутствие дояолнительной компенсации. Единичный сигнал, поступающий на второй управляющий вход блока управления с выхода блока хранения кодов разрешающей способности, указывает на то, что необходимо произвести дополнительную компенсацию в зависимости от номера маг" нитной головки. Нулевой сигнал указывает на отсутствие дополнительной Для пояснения работы логического преобразователя представлена табл. 2,Таблица 2: Введение в предлагаемое устройство адресной шины номера магнитных голово и блока хранения кодов разрешающей способности пар магнитная головка- магнитная поверхность выгодно отли чает это устройство от устройства прварительной компенсации при записицифровой информации, применяемое всистеме накопителя на магнитных дис" ках ЕС, который принят эа баэо" вый образец, так как предварительная омпенсация осуществляется не только зависимости от. кодовой комбинации анных, поступающих на вход устойства, но и от разрешающей способ- ости пар магнитная головка - магнит"10 Жная поверхность, номера цилиндра, изменение которого соответствует изменению радиуса магнитной дорожки, При этом значительно повышается точность предварительной компенсации при записи цифровой информации и расширяется поле технологического допуска параметров магнитных головок, что приводит к увеличению количества годных .магнитных головок в накопителе на маг 1 О нитном носителе более чем на 5 Ф. Уст-, ройство целесообразно применять в накопителях со сменными пакетами дисков, т.е. разрешающая способность пар магнитная головка " магнитная поверх ность изменяется от пакета к пакету 76 10и от радиуса дорожек записи. Устройст. во также можно использовать при компенсации входной информации только от двух факторов, например кодовой комбинации и разрешающей способности пар магнитная головка - магнитная поверхность ( более приемлемо в нако-, пителях на магнитных дисках с малыми перемещениями магнитных головок вдоль радиуса диска или в накопителях на магнитном барабане или кодо-. вой комбинации. и номера, цилиндраце лесообразно применять в постоянных однодисковых накопителях с одной перемещающейся вдоль радиуса диска магнитнойголовкой)..но ко о аб а тная Составитель нко Техреду И. Кост Тираж 595 ПИ Государственног делам изобретений Иосква Ж"35 Ра 3 теаЙы АаППП "Патент", г. У