Цифровой умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ЗВ 1900 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР БРЕТЕНИ(71) Московский институт электроннотехники(54) ЦИФРОВОЙ УМНОЖИТЕЛЪ ЧАСТОТЫ(57) Изобретение относится к ртехнике и свяэи, Цель изобретениярасширение диапазона кжения. Умножитель сумматор-вычита атор 7 и тактоальный сигнал п ор 7. Его логиадиоИнта а, жителей 1, кото сигнала оэффициентасодержит сум3 сдвига, пе умно мато регистры ОПИСАНИ А ВТОРСМОМУ СВИДЕТЕЛЬСТВУ ЛО 1518863 ремножители 4 и 5, тель (СВ) 6, компа вый г-р 8. Синусоид ступает на компара ческии сигнал поступает на СВ 6, фо мирующий переменный код в виде меандра с амплитудой переменной составляющей д и постоянной составляющей а. Сигнал с выхода регистра 3 поступает на перемножитель 5, на который поступает код коэффициента а с вы 1хода СВ 6, Код числа с выхода регистра 2 поступает на перемножитель 4, где перемножается с кодом коэффициПолученные коды с перемно 4 и 5 поступают на сумматоррый Формирует код выходногоИзобретениг относится к радиотехнике и связи и может быть использовано для построения синтезаторов частиты.Целью изобретения является расширение диапазона коэффициентов умножения.На чертеже представлена структурная электрическая схема цифрового 1 О умножителя частоты.Цифровой умножитель частоты содержит сумматор 1, первый 2 и второй 3 регистры сдвига, первый 4 и второй 5 перемножители, сумматор-вычлтатель 6, компаратор 7 и тактовый генератор 8.Цифровой умножитель частоты работает следующим образом.Синусоидальный сигнал поступает на вход компаратора 7, который сравнивает входное напряжение с нулевым уровнем, т.е, на выходе положительному выходному сигналу соответствует логическая единица, отрицательному - ло гический нуль. Этот логический сигнал поступает на первый вход сумматоравычитателя 6. Логическая единица соответствует сложению чисел д и а, коды кот, рых поступают на второй и третий входы сумматора-вычитателя Ь, логический нуль - вычитанию. В результате на выходе сумматора - вычитателя 6 появляется переменный код в виде меандра с амплитудой переменной составлякшей д и постоянной составляющей аСигнал с выхода второго регистра 3 поступает на первый вход второго перемножителя 5,на второй вход кото рого поступает код переменного коэффициента, ас выхода сумматора - вычитателя 6. 1 а выходе второго пере- множителя 5 формируется произведениевыходного сигнала второго регистра сдвига 3 на переменный коэффициент а. С выхода первого регистра 2 на вход второго регистра 3 и на первыйвход первого перемножителя 4 поступает сигнал аналогичный сигналу навыходе сумматора 1, являющимся выходом цифрового умножителя частоты,смещенный по времени на интервал Т, который равен периоду следования импульсов тактового генератора 8.55Задержку кодов на Т осуществляют первый 2 и второй 3 регистры, Код числас выхода первого регистра 2 поступает вхгп первог( перемножителя 4,на второй вход которого подается код коэффициента а, . Таким образом на выходе сумматора 1 имеется код выходного сигнала+ 1 а + г 1 з 1 вп (соьД ТУгде У, У,У г,- выборки выходного сигнала в моменты временипТ, Ь - 1)Т, Ь)Т,Д. - частота входного сигнала.Возбуждение цифрового умножителячастоты происходит при превышении амплитуды изменения коэффициента с 1 некоторого порогового уровня, своегодля каждого коэффициента умножения Б,т.е. д ) дз.Таким образом, цифровой умножитель частоты обеспечивает увеличение коэффициента умножения по сравнению с про. тотипом.формула изобретенияЦифровой умножитель частоты, содержащий последовательно соединенные первый регистр сдвига и второй регистр сдвига, сумматор и тактовый генератор, выход которого соединен с входами синхронизации первого и второго регистров сдвига, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона коэффициентов умножения, введены первый и второй перемножители, сумматор-вычитатель и компаратор, выход которого соединен с первым входом сумматора-вычитателя, выход второгорегистра сдвига соединен с первым входом второго перемножителя, выход которого соединен с первым входом сумматора, выход первого регистра сдвига соединен с первым входом первого перемножителя, выход которого соединен с вторым входом сумматора, второй вход первого перемножителя является первым управляющим входом цифрового умножителя частоты, второй вход второго перемножителя соединен с вьгходом сумматора-вычитателя, второй и третий входы которого являются соответственно вторым и третьим управляющими входами цифрового умножителя частоты, вход компаратора является входом цифрового ум1518 н Составитель Ю. МаксимовРедактор Т. Лазоренко Техред М,Ходанич Корректор Л,Бескид Заказ 6609/55 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина, 101 ножителя частоты, выход сумматора со.единен с информационным входом пер 1 ц гистра сдвига и является вы:ли ифрового умножителя частоты