Преобразователь частоты следования импульсов в код

всс:.еоц- арВИВ. СКЛЯ бнфянэте 1 11 51690 СПИ СОЫ 6 Советских Сацоааистическса ресс 1 сааииИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ сс с( О 4.74 (21) 2013961/26-2 22) Заявлено О ф."с с присоедпнепее заявк 23) Приор;тет осударстввииыи комитет оеета Министров СССР по деем ивобрстеиий 05.76. Боллетень М 2 53) УДК 621.317.76,,. отсрыти ГссссОЛИКОВаНИЯ ОППСань ага 2) Авто 1 з пзобрст:ппя. Чнстяко 1) Заявител 154) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТ СЛЕДО 3 А 11 ИЯ 1.сПУЛЬСОВ В КО На а прети,и оролов ора ров Изобретение относится к автоматисс и вычислительной технике.Известен преобразователь частота - код, содержащий счетчик, триггеры, схемы совпадения и собирательную схему. Однако он имеет 5 низкое быстродействие и ограниченную точность 1. Известен также преобразователь частота - код, содеращий блок выделения периода входной частотьсс выход которого подклочен к входу блока измерения периода, ге с) ператор эталонной частоты, выход которого через схему совпадения, счетчик и вторую схему совгадепия подключен к входу второго счетчика, триггер, через который выход блока выделения периода входной частоты подклю чен к второму входу схемы совпадения, три группы схем совпадения, второй триггер, третью схему совпадения и третий триггер, через которые выход счетчика соединен с вторым входом второй схемы совпадения (21. Однако он обладает низким быстродейсгвием и точностью, малым узким диапазоном преобразования.Цель изобретения - повышение то:нос быстродействия н расширение днапаз на рс образования.Это достигается тем, что предлагаемый преобразователь снабжен двумя регистрами памяти, четырьмя элементами задержки и источ- НИКОМ СИГНаЛОВ фИКСИРОВаииого ИНтЕРВаЛа ЗО времени, выход которого подключен к =торому входу третьей схемы совпадения, к входу первого регистра и через первый элемент задержки к входам первой группы схем совпадения, а через второй элемент задержки к второму входу второго счетчика, выходы;,оторого через первую группу схем совпадения по ворым входам соединены с входами первого регистра памяти, причем выходы блока измерения периода через вторую группу схем совпадения, второй регистр памяти и третью грунт, схсм совпадения соединены с входами счетчика, выход которого подключен к вторым гходам третьей группы схем совпадения, а вход второго регистра памяти через третий элемент задержки соединен с вторыми входами второй группы схем совпадения и через четвертый элемент задержки с вторым входом блока измерения периода. чертеже показана функциональная едлагаемого преобразователя.Преобразователь состоит из блока 1 в ления периода входной частоты, блока 2 мерения периода, первого счетчика 3, вто счетчика 4, первого регистра памяти 5, вт го регистра памяти б, источника 7 сиги риксированного интервала времени генера 8 импульсов эталонной частоты, тригг 9 - 11, схем совпадения 12 - 17, элементов3держки 18 - 21, клемм 22 и 23 подачи сигналов и выходных клемм 24.Преобразователь работает следующим образом.Перед началом цикла преобразования все счетчики и регистры памяти установлены в исходное нулевое состояние. Входные преобразуемые сигналы с частотой Рподаются на клемму 22. В момент 1 на клемму 23 подается сигнал разрешения. При этом на выходе блока 1 выделения периода входной частоты, связанный с входом блока 2 измерения периода, вырабатывается уровень напряжения, момент появления которого соответствует моменту поступления на клемму 22 первого после момента 1, сигнала входной частоты, При этом в блоке 2 начинает накапливаться ступенчато нарастающая информация, причем каждая ступень соответствует одному стандартному импульсу, вырабатываемому в блоке 2. При поступлении следующего импульса на клемму 22 на выходе блока 1, связанном с вторым входом блока 2, сигнал исчезает, информация, зафиксированная в блоке 2, через схемы совпадения 12 передается в регистр памяти 5, и осуществляется установка блока 2 в исходное состояние, Необходимый временной сдвиг между моментами передачи информации и приведением в исходное состояние блока 2 осуществляется с помощью элементов задержки 18 и 19, Информация, зафиксированная в блоке 2 в момент исчезновения сигнала с выхода блока 1, определяется выражением а = КТвх. где Твх пеРиод сигналов входной частоты Р; К - коэффициент пропорциональности.Одновременно при поступлении второго после момента 1 сигнала входной частоты на клемму 22 на выходе блока 1, связанном с входом триггера 9, вырабатывается импульсный сигнал, При этом триггер 9 переводится в единичное состояние, открывается схема совпадения 14, и на вход счетчика 3 начинают поступать сигналы с выхода генератора 8 эталонной частоты с частотой Ркоторая является постоянной,В процессе работы в счетчике 3 устанавливается вполне определенная частота Рвых,сч,ь которая пропорциональна входной частоте Р,х.После появления первого сигнала на выходе счетчика 3 триггер 11 переводится из нулевого состояния в единичное. При этом первый после момента перевода триггера 11 импульс с выхода источника 7 сигналов фиксированного интервала времени проходит через схему совпадения 17 и переводит триггер 10 в единичное состояние. В результате отпирается схема совпадения 15 для сигналов с выхода счетчика 3, которые начинают проходить на вход счетчика 4. 20 25 ЗО 35 40 4 д 50 55 60 С поступлением следующего сигнала с выхода источника 7 сигналов информация, накопленная в счетчике 4, передается через схемы совпадения 16 в регистр памяти б, где запоминается, а счетчик 4 обнуляется. Необходимый временной сдвиг между моментами передачи информации и обнулением счетчика 4 осуществляется с помощью элементов задержки 20 и 21. Далее процесс повторяется. При этом сигналы, характеризующие выходной код, подаются на выходные клеммы 24.Информация в регистре памяти 6 представляет собой требуемый результат, т. е. значение кода, пропорциональное входной частоте Р. Формула изобретенияПреобразователь частоты следования импульсов в код, содержащий блок выделения периода входной частоты, выход которого подключен к входу блока измерения периода, генератор эталонной частоты, выход которого через схему совпадения, счетчик и вторую схему совпадения подключен к входу второго счетчика, триггер, через который выход блока выделения периода входной частоты подключен к второму входу схемы совпадения, три группы схем совпадения, второй триггер, третью схему совпадения и третий триггер, через которые выход счетчика соединен с вторым входом второй схемы совпадения, отличающийся тем, что, с целью повышения точности, быстродействия и расширения диапазона преобразования, он снабжен двумя регистрами памяти, четырьмя элементами задержки и источником сигналов фиксированного интервала времени, выход которого подключен к второму входу третьей схемы совпадения, к входу первого регистра и через первый элемент задержки к входам первой группы схем совпадения, а через второй элемент задержки к второму входу второго счетчика, выходы которого через первую группу схем совпадения по вторым входам соединены с входами первого регистра памяти, причем выходы блока измерения периода через вторую группу схем совпадения, второй регистр памяти и третью группу схем совпадения соединены с входами счетчика, выход которого подключен к вторым входам третьей группы схем совпадения, а вход второго регистра памяти через третий элемент задержки соединен с вторыми входами второй группы схем совпадения и через четвертый элемент задержки с вторым входом блока измерения периода.Источники информации, принятые во внимание при экспертизе.1. Авт. св. СССР Мо 318878, кл. Н ОЗК 13/00, 1971.2. Лвтометрия, Мв 2,970, с. 73 - 78.51690 Составитель В, Степанов Техред 3. Тараненк едактор Е. Караул Корректор М. Лейзер Заказ 1588/14 ПодписноеСССР Типография, пр. Сапуно Изд. Уо 1407 Тираж 1029 ИПИ Государственного комитета Совета Министрпо делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45