Устройство для контроля последовательностей импульсов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ЯО 15 1 4 С 06 Р 11/16 РЕТЕНИЯ СВИДЕТЕП Н АВТОРСК(54) ДОВА (57) тике наче синх зуемь томаедназблоковисполь- системах СЛ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И 4294348/24-2404,08,8715.08.89, Бюл. У 30Г,Н.Тимонькин, С,Н.Ткаченко,Харченко681.3 (088.8)Авторское свидетельство ССС2 171, кл, Н 03 К 5/19, 1982торское свидетельство СССР4777, 1988. УСТРОЙСТВО ДЛЯ КОНТРОЛ ЕЛЬНОСТЕЙ ИМПУЛЬСОВ Изобретение относится и цифровой технике и п о для проверки сложных онизации, контроллеров и в автоматизированных управления, обработки информации,связи. Целью изобретения является повьппение достоверности контроля. Отличительной особенностью устройства является то, что оно позволяет формировать сигнал ошибки в случае пропуска любого импульса в контролируемыхпоследовательностях, а также при поступлении ложного импульса по любомуиэ входов одновременно с импульсом,соответствующим контролируемой последовательности, что повышает достоверность контроля. Введение сумматора 2и его связей позволяет формироватьадрес очередного контрольного кодав блоке памяти. При этом разрядностьэтого адреса будет равна минимальновозможной. 2 ил.3 1501064Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, используемых в автоматизированных системах управления, обработки информации, связи.Цель изобретения - повышение достоверности контроля. 10На фиг. 1 приведена функциональная схема устройства; на фиг. 2- временная диаграмма его работы.Устройство содержит блок 1 памяти (ПЗУ), сумматор 2, счетчик 3, ре гистр 4, первый 5 и второй 6 коммутаторы, дешифратор 7, входы 8 контролируемых последовательностей, группу 9 входов номера контролируемой последовательности, вход 10 разреше ния записи и выход 11 ошибки.Устройство работает следующим образом.Перед началом функционирования элементы памяти устройства устанав ливаются в "0". В регистр 4 с группы 9 входов записывается адрес первой ячейки, соответствующей контролируемой последовательности. Это осуществляется по входу 10 разрешения записи,30По адресу, поступившему с выхода регистра 4, сумматор 2 формирует адрес ячейки памяти ПЗУ 1, из которой считывается код номера входа (например 8;), который поступает на 35 вход дешифратора 7. По этому коду дешифратор 7 формирует единичный сигнал на х-м выходе и нулевые сигналы - на остальных выходах. В результате 1-й выходной сигнал дешифрато ра 7 открывает -й информационный вход коммутатора 5 и закрывает 1-й информационный вход коммутатора 6.При поступлении импульса на вход 8; устройства (т,е. при правильной 45 реализации контролируемой последовательности) последний через коммута тор 5 поступает на вход счетчика 3 и переводит его в единичное состояние.В результате этого на выходе сумматора 2 формируется адрес следующей ячейки памяти ПЗУ 1, и на вход дешифратора 7 поступает номер входа, по которому должен поступить очередной импульс (фиг. 2 а) контролируемой последовательности (например, вход 8 ).Если контролируемая последовательность искажена и очередной импульс поступил на другой вход (например,вход 8), то этот импульс не проходит на выход коммутатора 5. Однакоон проходит через коммутатор 6 навыход 11 устройства и формирует сигнал ошибки (фиг. 2 б).Аналогично, если одновременно симпульсом по входу 8 (соответствующим входной последовательности) поступает импульс на любой другой вход(например, 8 ), то этот импульс всеравно проходит на выход коммутатора6 и формирует на выходе 11 сигналошибки,По окончании контролируемых последовательностей из ПЗУ 1 считывается ячейка, содержащая нулевой код. В результате на всех задействованных выходах дешифратора 7 имеется нулевой код и коммутатор 6 открыт по всем входам. Поэтому любой импульс, поступивший на входы 8 - 8 устройства, формирует сигнал ошибки на выходе 11 устройства,Формула и з.о б р е т е н и яУстройство для контроля последовательностей импульсов, содержащее регистр, счетчик, блок памяти, дешифратОр, первый коммутатор, причем информационные входы первого коммутатора являются входами контролируе- мых последовательностей устройства, выходы дешифратора соединены соответственно с управляющими входами первого коммутатора, выход которого соединен со счетным входом счетчика, вход разрешения записи регистра является входом устройства разрешения записи устройства, группа информационных входов регистра является группой входов номера контролируемой последовательности устройства, группа выходов блока памяти соединена с группой информационных входов дешифратора, отличающееся тем, что, с целью повышения достоверности контроля, в него введен сумматор и второй коммутатор, причем входы контролируемых последовательностей устройства соединены с информационными входами второго коммутатора, инверсные управляющие входы которого соединены с выходами дешифратора, выход первого коммутатора является выходом ошибки устройства, группа выходов регистра соединена с первой груп5 1501064пой информационных входов сумматора, ных выходов счетчика, группа выходов вторая группа информационных входов сумматора соединена с группои адрес 1 оторого соединена с группой разряд- ных входов блока памяти. Ус Составитель Н,ТороповаТехред И.яндык 11 али ррек Редактор олинска каз 4869/45 668 ПодписноеНИИПИ Государственного коми изобретениям и открытиям при ГЕНТ ССС 113035, Моск Раушская наб., д. 4/5 Тираж тета по ва, Ж