Устройство для управления динамической памятью

(191 01) С 70 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУческ 431749,к, 1980.ТС 26067 ТУ. РАВЛЕНИЯ ДИНА осится астнос заломи вычи слик устГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ УПИИЧЕСКОЙ ПАМЯТЪЮ,тельной технике, в чройствам управления устройствами динамического типа, Цельизобретения - поньппение быстродействия. Устройство содержит генератор 1регенерации, блок 2 запроса регенерации, входы 3, 4 записи и чтения устройства, блок 5 Формирования сигналов обращения, арбитр 6, триггеры 7,8 режимов работы, элементы ИЛИ-НЕ 9,16, триггеры 11, 14 сброса циклов,блоки 12, 19 запуска циклов, элементИ-НЕ 18, вход 15 начальной установкиустройства, элемент НЕ 17, генераторО синхронизации. Введение элементаИ-НЕ 13 с соответствующими связямидает воэможность сократить длительность цикла обращения в режиме регенерации с 650 до 300 нс. 1 ил.Изобретение относится к вычислительной технике, в частности к устройствам управления запоминающимиФустройствами динамического типа.Цель изобретения - повышение быстродействия устройстваНа чертеже изображена структурнаясхема устройства для управления дина"мической памятью. 10Устройство содержит генератор 1регенерации, блок 2 запроса регенерации, входы 3 и 4 записи и чтения устройства, блок 5 формирования сигналов обращения, арбитр 6, триггеры 7 15и 8 режимов работы, элемент ИЛИ-НЕ 9,генератор 10 синхРонизации, первыйтриггер 11 сброса циклов, первыйблок 12 запуска циклов, элемент И-НЕ13, второй триггер 14 сброса циклов, 20вход 15 начальной установки устройства, элемент ИЛИ-НЕ 16, элемент НЕ17, элемент И-НЕ 18, второй блок 19запуска циклов,Устройство работает следующим образом.Генератор 1 регенерации черезблок 2 запроса регенерации при отсутствии управляющих сигналов ЗПЗУ, ЧТЗУна входах 3 и 4 блока 5 формирования 30сигналов обращения в начале циклаустанавливает арбитр 6 и триггеры 711и 8 режимов работы в положение 1"0 " (р ежим " Регенерация " ) , что черезэлемент ИЛИ-НЕ 9 при помощи г енер ато"р а 1 О синхро нйз ации и через триггер1 1 сброса циклов дает р аэ р ешени е н аотработку полуцикл а первым блоком 1 2эапус к а циклов , который формирует навыход устройства импульс приема адреса строки ВАЯ . Сигнал " 1 " с выходаблока 1 2 поступает на один из входовэлемента И- НЕ 1 3 , на другой вход которо го сигнал " 1 " поступает с выходатриггера 7 режимов работы . В р езультате сигнал "0 " с выхода элементаИ-НЕ 1 3 поступает на установочныйвход триггера 1 4 сброса циклов , чтоприводит к сбросу цикла синхр ониз а 11 ЮС 1ции в режиме Регенерация , т . к . 1с входа 1 5 начальной установки поступае т на вход " Сброс " триггера 1 4 .На выходе элемента ИЛИ-НЕ 1 6 вовремя прохождения полуцикла формируется уровень " 0" , который через элемент НЕ 1 7 поступает на один из входов элемента И-НЕ 1 8 , н а второй входкотор ого в режиме. "Регенерация " тожепоступает уровень " 1 " , В результате блок 2 запроса регенерации меняет свое состояние на противоположное. При наличии одного иэ управляющих сигналов ЧПЗУ или ЧТЗУ арбитр 6 устанавливается в положение "0"-"1", что соответствует режимам "Запись" или "Чтение".Таким образом, при каждом цикле синхронизации в,режиме "Регенерация" выигрыш во времени составит половину цикла синхронизации.Формула изобретенияУстройство для управления динамической памятью, содержащее генератор регенерации, генератор синхронизации, блок запроса регенерации, блок формирования сигналов обращения, арбитр, первый и второй триггеры режимов работы, первый и второй триггеры сброса циклов, первый и второй блоки запуска циклов, элемент НЕ, два элемента ИЛИ-НЕ и первый элемент И-НЕ, выход которого соединен с первым входом блока запроса регенерации, второй вход которого соединен с выходом генератора регенерации, а выход - с первым входом арбитра, второй вход которого соединен с выходом блока формирования сигналов обращения, пер" вый и второй входы которого соединены с входами записи и считывания устройства, выход которого соединен с первым выходом. первого блока запуска циклов, синхровход которого соединен с выходом генератора синхронизации и синхровходами второго блока запуска циклов и первого и второго триггеров сброса циклов, первыйи второй выходы арбитра соединены с информационными входами первого и второго триггеров режимов работы, входы синхронизации которых соединены с выходом первого элемента ИЛИНЕ н входом элемента НЕ, выход которого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с выходом первого триггера режимов работы и первьй входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом второго триггера режимов работы, а выход - с информационным входом второго триггера сброса циклов, выход которого соединен с входом разрешения работы первого блока запуска циклов, вход сброса которого соединен с первым выхоСоставитель Е,МурзинаТехред М.Ходанич Корр ект ор Л. Патай Редактор И,Рыбченко Заказ 6511/54 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4,3дом первого триггера сброса циклов и входом установки второго триггера сброса циклов, второй выход первого блока запуска циклов соединен с входом разрешения работы второго блока запуска циклов, выход которого соединен с информационным входом первого триггера сброса. цикла, второй выход которого соединен с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с третьим выходом первого блока запуска циклов, вход4 48834сброса первого триггера сброса цйклов соединен с входом начальной установки устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения быстродействия, в него введенвторой элемент И-НЕ, выход которогосоединен с установочным входом первого триггера сброса циклов, а первый 10 и второй входы - с выходом первоготриггера режимов работы и вторым выходом первого блока запуска цикловсоответственно.