Нормализатор уровня

(57) Изоб ной техни элементам и .может бМАПИЗАТОР УР импульзначным етение относитс е, а именно к много с инжекционным пита пост но ть исполь нентов. 1 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(56) Т 1 сЪ Вао Тгевйарр 11 сайюпв о ЪпЕппсс 1 опв апс 1 ппь 1 Ыч,7 оцгпа 1 оН Яо 1 Ы -1977, ч. БС, У 5Авторское свидет9 1088129, кл. Н 03 ния цифровых логических устройств, Цель изобретения - сокращение плошади при реализапии на кристалле и уменьшение потребляемой мощности. Нормализатор уровня содержит входной транзистор, включенный по схеме токового отражателя, два транзистора, включенных по схеме порогового детектора, пять переинжектирующих транзисторов и питающий транзистор, Питающий транзистор задает в эмиттеры переинжектирующих транзисторов соотнетственно 0,5 1 2 1 , 1,5 1 О, 1 и 2 1 где То - единичный уровень тока, Введение переинжектирующих транщ зисторон с соответствующими неличина-ми эьиттерных токов позноляет обеспечи."ь работоспособность нормализатора уровня при меньшем количестве компо- Св142931Изобретение относится к импульснойтехнике, а именно к многозначным элементам с инжекционным питанием, иможет быть использовано для построения цифровых логических устройств,5Цель изобретения - сокращение площади при реализации на.кристалле иуменьшение потребляемой мощности.На чертеже приведена электричес. кая функциональная схема нормализато.:ра уровня.Нормализатор уровня содержит вход: ;ной транзистор 1, включенный по схеметокового отражения, эмиттер которогосоединен с общей дииной, один коллек"тор соединен с базой и входной шиной2, транзисторы 3 и 4, включенные посхеме порогового детектора, эмиттерыкоторых соединены с общей шиной, базы 20соединены с первым и вторым коллекторами входного транзистора 1, пятьпереинжектирующих транзисторов 5-9:и питающий транзистор 10, базы которыхобъединены с общей шиной, коллекторытранзисторов 5 и 6 соединены с базойтранзистора 3, коллектор транзистора7 соединен с базой транзистора 4, коллекторы транзисторов 8 и 9 - с выходной шиной 11, эмиттеры транзисто" ЭОров 8, 9 и 6 соединены с коллекторомтранзистора Э, с первым и вторым кол.лектором транзистора 4 соответственно, соответствующие коллекторы транзистора 10 соединены с соответствующими эмиттерами транзисторов 5-9, а)Нормализатор работает следующимобразом,40Входной транзистор 1, включенныйпо схеме токового отражения, имееткоэффициент усиления, равный единице.Это обеспечивается соотношением площадей областей выходного коллектораи коллектора обратной связи. Питающийтранзистор 10 задает в эмиттеры переинжектирующих транзисторов 5-9 и соответственно 0,51, 21, 1,51, 1, и21, где 1 - единичный уровень тока,Это обеспечивается геометрией и вза"имным расположением эмиттера и коллекторов питающего транзистора 10.При подаче входного тока в входнуюшину 2 устройства в зависимости отего величины: 0,51 в, (0,5-1,5) 1 в,55(1,5-2,5)1, ) 2,51 на выходе нормализатора ток соответствует 01 в, 21 О,о4 2Если входной ток 1 с 0,51, входной транзистор 1 отводит не весь ток, задаваемый в базы транзисторов 3 и 4, которые открьггы, поэтому отводят токи, задаваемые питающим транзистором 1 О в эмиттеры транзисторов 8 и 9, последние.эакрьггы. В выходе устройства нулевой уровень тока.Если входной ток 0,51,с 1 с 1,51 ь, транзистор 4 открыт, шунтирует транзисторы 6 и 9, а транзистор 3 закрыт, так как ток 0,51 , задаваемый в его базу транзистором 5, полностью отводится входным транзистором 1. Транзистор 8 открыт и задает в выходную шину ток, равный 1,.Если входной ток 1,51, ( 1,с 2,51 транзистор 4 закрыт, а транзистор 3 открыт, так как в его базу транзисторы 5 и 6 задают суммарный ток 2,51 и шунтируют транзистор 8, последний закрыт. Открытый транзистор 9 задает в выходную шину ток, равный 21Если входной ток 1 вк В 29510, тран зисторы Э и 4 закрьггы, а транзисторы 8 и 9 открыты и задают в выходную шину 11 суммарный ток, равный 31Формула иэобрет енияНормализатор уровня, содержащий входной транзистор, вк)1 юченный по схеме токового отражения, база которого соединена с входной шиной, а эмиттер - с общей шиной, первый и второй транзисторы, включенные по схеме порогового детектора, эмиттеры которых соединены с общей шиной, причем коллекторы входного транзистора соединены соответственно с базами первого и второго транзисторов, о т - л и ч а ю щ и й с я тем, что, с це" лью сокращения площади при реализации на кристалле и уменьшения потребляемой мощности, в него введены первый и второй переинжектирующие транзисторы, коллекторы которых соединены с базой первого транзистора, третий переинжектирующий транзистор, коллек" тор которого соединен с базой второго транзистора; четвертый и пятый переинжектирующие транзисторы, коллекторы которых соединены с выходной шиной, а эмиттеры - с. коллектором первого и первым коллектором второго транзистора соответственно, второй коллектор второго транзистора соединен с эмиттером второго переинжектирующе3 1429314 4го транзистора, и питающий транзистор, лекторы - с эмиттерами переикжектируэмиттер которого соединен с шиной пи- ющих транзисторов, базы которых сое" тания, база - с общей шиной, а кол- динены с общей шиной. тавитель А. Яновхред Л.Олийнык Т Редактор ректор О. Кравцо гули Заказ 5144/5 Тираж 929 ИИДИ Государственного о делам изобретений Москва, Ж, РаушП ое В митета СССР открыти кая наб113035,5 Ужгор Проектна зводственно-поли еское предприяти