Логическое устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) И 1) д 1) 4 Н 03 К 19 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРИф 296262, кл Н 03 К 19/08, 1969Авторское свидетельство СССРВ 1338056, кл. Н 03 К 19/21, 1986.(57) Изобретение относится к импульсной технике. Целью изобретения является уменьшение числа питающих напряжений, Логическое устройство содержит три транзистора п-р-п-типа,четыре транзистора р-п-р-типа,) шестьрезисторов, два диода и два входа.Логическое устройство формирует навыходе трехуровневый сигнал в зависимости от полярностей напряженийна его двух входах. 2 ил,Изобретение относится к импульсой технике, а именно к логическимстройствам, реализующим функцию не- равнозначности входных переменных.Целью изобретения является уменьшение числа питающих напряжений.На фиг. 1 приведена принципиальная схема логического устройства; на фиг. 2 - алгоритм работы. 10Логическое устройство содержитесть резисторов 1-6, первый и второйиоды 7 и 8, седьмой транзистор 9 -п-р типа, первый 10 и второй 11 транзисторы и-р и и р и р типов соот 15 ветственно, третий транзистор 12 9-и-р типа, пятый транзистор 13 п-р-п типа, шестой 14 и четвертый 15 транзисторы р-и-р и и-р-и типов соответжатвенно, общую шину 16, первый 17 и 20 Второй 18 входы, выход 19, шину 20 Питания отрицательной полярности. Транзисторы 10-15 образуют три пары транзисторов разного типа проводимости, соединенные между собой эмитте" 25 рами, коллекторы первой пары соединены с выходом 19, а их базы через резисторы 4 и 5 - с коллекторами транзисторов 12 и 14 и с коллекторами транзисторов 13 и 15, общая шина сое динена с базами транзисторов 12 и 15. Вход 18 соединен с резистором 2 и диодом 8, а вход 47 - с резистором 1, диодом 7 и резистором 6, которые, в свою очередь, соединены с базами транзисторов 13 и 14.Устройство работает следующим образомм.При отсутствии напряжений на входах 17 и 18 транзисторы 10-15 заперты и напряжение на выходах 19 равно нулю.При приходе на входы 17 и 18 напряжений 11 и Пп положительной полярности, транзисторы 9, 14 и 15 заперты, а транзисторы 13, 12 и 10 насьпцены и на выходе 19 формируется напряжение Юпь, отрицательной полярности от шины вюп20 питания (напряжение - Е) через резистор 3.50Если напряжение на входе 17 имеет отрицательную полярность, а напряжение на входе 18 - положительную полярность, то оказываются насыщеннымн транзисторы 9 14 15 и 11 и на вы 9, Ф55 ходе 19 имеет место напряжение Уьы положительной полярности, которое поступает с входа 18 через диод 8, змиттер-коллектор насьпЧенного транзистора 9, эмиттер-коллектор насыщенного транзистора 11,Если на входах 17 и 18 имеютсянапряжения отрицательной полярности,то оказываются насьпценнымн транзисторы 14, 15 и 10 и на выходе 19имеет место напряжения отрицательнойполярности от шины 20 питания черезрезистор 3, эмиттер-коллектор транзнстора 10.Если имеет место на входе 18 отрицательное напряжение, а на входе17 положительное напряжение, то ока"жутся насьпценнымн транзисторы 9, 1 1,13 и 12 и на выходе 19 имеет местонапряжение положительной полярностис входа 17 через диод 7, эмиттерколлектор транзисторов 9 и 11.Таким образом, при нуле на входе17 напряжение на выходе 19 отсутствует, а при нуле на входе 18 выходноенапряжение того же знака, что и навходе 17.Формула и зобрет енияЛогическое устройство, содержащее два диода, аноды которых соединеные соответственно с первым и вторым входами и соответственно с первьпя выводами первого и второго резисторов, катоды диодов соединены, первый вывод третьего резистора соединен с шиной питания, коллекторы первого и второго транзисторов соответственно п-р-и и р-и"р-типов соединены с выходом, базы соответственно через четвертый и пятый резисторы соединены сколлекторами третьего и четвертоготранзисторов соответственно р-и-р ии-р"п-типов, базы которых соединеныс общей шиной, первый вывод шестого резистора соединен с первым входом, о т.л и ч а ю щ е е с я тем, что, с целью уменьшения числа питающих напряжений, в него введены пятый транзистор и-р-и"типа, шестой и седьмойтранзисторы р-п-р-типов, эмиттерыпятого и шестого транзисторов соединены соответственно с эмнттерамн третьего .и четвертого транзисторов, коллекторы соединены соответственно с коллекторами четвертого и третьего транзисторов, а базы подключены к второму выводу шестого резистора, эмиттеры первого и второго транзисторов соединены с вторым выводом третьего резистора и коллектором се14293.13 Фюл Фиг.2 дьмого транзистора, база которогосоединена с вторыми выводами первого 4и второго резисторов, а эмиттер подключен к катоду первого диода.