Накапливающий сумматор

ОЮЗ СОВЕТСНИ ОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 119) 11 1 4 С 06 Г 7/50, 7,: Гъ" ИСАНИ ЗОБРЕТЕгЫы ифров быть Цель дейст- держит тов ифровых248,ССР1985,ыходы правле вход22 раз инфор СУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТ(56) Карцев М,А. Арифметикамашин. - М.: Наука, 1969, срис. 2-45.Авторское свидетельствоВ 1264165, кл, С 06 Г 7/50,(54) НАКАПЛИВйОЩИЙ СУММАТОР (57) Изобретение относится к ц вычислительной технике и может использовано в процессорах ЭВМ изобретения - повышение быстро вия, Накапливающий сумматор со .в каждом разряде девять элемен И 1-9, три элемента ИЛИ 10-12, триггера 13-15, элемент НЕ 16, переноса 17, 18, 19, вход 20 у ния пересылкой кода сумматора, 21 управления сложением, вход решения приема кода сумматора, мационный вход, 23. 1 ил.Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики.Цель изобретения - повышение быстродействия.На чертеже представлена функциональная схема двух разрядов накапливающего сумматора. 10Накапливающий сумматор содержит в каждом разряде девять элементов И 1-9, т 1 элемента ИЛИ 10-12, три триггера 13-15, элемент НЕ 16, выходы 17-19 переноса в старший разряд, вход 20 15 управления пересылкой кода сумматора, вход 21 управления сложением, вход 22 разрешения приема кода сумматора и информационные входы 23,(Входы установки триггеров 13-15 в нулевое 20 сстояние не показаны).Работа сумматора при выполнении операции сложения двух положительных чИсел. Считают, что код первого слагаемого хранится в триггерах 13, а 25 код второго слагаемого поступает в сумматор с входов 23. Триггеры 15 приемного регистра предварительно установлены в нулевое состояние или прием информации в этот регистр осу ществляется парафазным кодом.В йервом такте работы сумматора выполняются элементарные операции приема кода второго слагаемого в триггеры 15 и пересылки кода первого слагаемого, хранящегося в триггерах 13, в триггеры 14. Для выполнения этих двух операций на входы 20 и 22 одновременно подаются исполнительные импульсы. Если в триггере 13 хранится 40 код единицы, то исполнительный импульс, поступив на вход 20, через элемент И 6 поступает на Б-вход триггера 14 и устанавливает .его в единичное состояние. Если в триггере 13 хранится код нуля, то исполнительный45 импульс через элемент И 5 поступает на В;вход триггера 14 и устанавливает его в нулевое состояние. Если на входе 23 отсутствует потенциал, соответствующий коду единицы, то триггер 15 50 устанавливается в нулевое состояние.После переключения триггеров 14 и 15 создаются условия для начала формирования и распространения в сторону старших разрядов потенциала сквозного 55 переноса.В четных разрядах сумматора, в которых триггеры 13-15 хранят коды единицы, на выходах 17-19 формируются потенциалы переноса в старший разряд сумматора. Эти потенциалы формируются с помощью элементов И 2 и 1 и ИЛИ 11. В нечетных разрядах сумматора при наличии кодов единицы в триггерах 13- 15 потенциалы переноса в старший раз" ряд вырабатываются с помощью элементов И 1, ИЛИ 10 и И 2. Если в следующем старшем разряде в триггере 14 или 15 хранится код единицы, то сигнал переноса, поступивший с выходов 17 и 19 предыдущего разряда, через элемент ИЛИ 10 поступает в следующий старший разряд сумматора. Таким образом, сквозной перенос проходит в каждом разряде сумматора только через один логический элемент И или ИЛИ и имеет временную задержку, равную, т,е, задержку на одном логическом элементе,После завершения формирования максимального сквозного переноса, равного времени и , где и - число двоичных разрядов сумматора, в третьем такте работы сумматора выполняется формирование результата сложения двух чисел за счет подачи на вход 21 исполнительного импульса. Если в рассматриваемом разряде сумматора код, хранящийся в триггере 15, и сигнал переноса, поступивший из младшего разряда с выхода 18, равны единице или нулю, т.е. одинаковы, то исполнительный импульс, поступивший на вход 21, не проходит на счетный вход триггера 13 и не меняет его состояние. Если же код триггера 15 и значение потенциала переноса, поступившего из младшего разряда, не совпадают, то исполнительный импульс по цепи элементов И 7 и 8 и ИЛИ 12 поступает на входы элементов И 3 и 4 и инвертирует состояние триггера 13.Формула изобретенияНакапливающий сумматор, содержащий в каждом разряде три КБ-триггера, три элемента ИЛИ, девять элементов И, элемент НЕ, причем первый вход первого элемента И соединен с входом управления приемом кода сумматора, второй вход первого элемента И соединен с информационным входом данного разряда сумматора, выход первого элемента И соединен с 8-входом первого триггера, единичный выход которого соединен с первым входом второ1418701 Составитель М. ЕсенинаРедактор О, Юрковецкая Техред А.Кравчук Корректор М. Демчик Заказ 4153/45 Подписное Тирап 704 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 1го элемента И, выход второго элемен" та И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом третьего5 элемента И, выход первого элемента ИЛИ соединен с первыми входами четвертого и пятого элементов И, вторые входы которых соединены соответственно с единичньи и нулевым выходами 1 О второго триггера, К- и Я-входы которого соединены с выходами соответственно шестого и седьмого элементов И, первые входы которых соединены с входом управления пересылкой кода 1 В сумматора, а вторые входы соединены соответственно с нулевьм и единичным выходами третьего триггера, К- и Б-вхо. ды которого соединены с выходами соответственно четвертого и пятого эле- щ ментов И, первый вход третьего элемента И соединен с нулевым выходом первого триггера, второй вход третьего элемента И соединен с входом переноса из младшего разряда сумматора, 2 б второй вход второго элемента И соединен с выходом элемента НЕ, вход которого соединен с входом переноса из младшего разряда сумматора, третьи входы второго и третьего элементов И соединены с входом управления сложением сумматора, единичный выход первого триггера соединен с первыми входами второго элемента ИЛИ и восьмогоэлемента И, вторые входы этих элементов соединены с единичньм выходомвторого триггера, выход второго элемента ИЛИ соединен с первым входомдевятого элемента И, выход восьмогоэлемента И подключен к первому входутретьего элемента ИЛИ, выход которогосоединен с вторым входом девятогоэлемента И, о т л и ч а ю щ и й с ятем,-,что, с целью повышения быстродействия, в каждом нечетном разрядевыход восьмого элемента И подключенк первому входу третьего элементаИЗИ данного разряда и к первому входутретьего элемента ИЛИ старшего разряда, второй вход третьего элементаИЛИ соединен с выходом девятого эле-,мента И и с вторым входом третьегоэлемента ИЛИ старшего разряда, в каждом четном разряде первый и второйвходы девятого элемента И соединены спервым и вторым входами девятого элемента И старшего разряда, а третийвход девятого элемента И соединен свыходом второго элемента ИЛИ.