Цифровой синтезатор частот

СООЗ СОВЕТСНИХСОЦИА ЛИСТ ИЧЕСНИРЕСПУБЛИН 0336 18.03.81,ССР1,11,83,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ВТОРСКОМУ СВИДЕТЕПЬСТ(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике. Цель изобретения - повьппение точности установки выходной частоты. Синтезатор содержит опорный г-р 1, частотно-фазовый детектор (ЧФД) 2, ,1 КЯ-триггер (Т) 3,делитель 4 частоты, эл-т И 5, интегрирующее звено 6, фильтр нижних частот, управляемый г-р 8. Введены ЧФД 9,.эл-ты И 10 и 11, эл-.ты ИЛИ 12 и 13, эл-т 14 задержки, Т 15 со счетным входом КЯ, ЧФД 16, ЧФД 2 и 9 включают эл-ты НЕ 17 и 18, эл-ты И 19 и 20. Работа синтезатора разбивается на два этапа: грубая подстройка и точная подстройка. При установке КЯ-Т 16 в единичное состояние наступает второй этап работы, при котором размыкается цепь грубой подстройки частоты (эл-т 5 закрывается) и замыкаетея цепь .точ" ной подстройки (открывается эл-т И 11). Формируемые г-ром 8 сигналы через эл-т 11, Т 15 и эл-т 12 будут поступать на вход делителя. Исключается жесткая синхронизация импульсов на первом и втором входах ЧФД 2, на выходе которого вырабатывается сигнал ошибки, подстраивающий г-р 8 к требуемой частоте Г = 2 КГс точностью до фазы. 11 ножитель 2 в этом выра" женин обусловлен наличием Т 15, который согласует грубый и точный режимы по коэф. умножения частоты г-ра 1. 1 з.п. ф-лы, 1 ил. 4 Фее 1Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройствах и в системах обработки информации.Целью изобретения является повышение точности установки выходной частоты.На чертеже представлена электри" ческая структурная схема цифрового ,синтезатора частот.Цифровой синтезатор частот содер-, :жит опорный генератор 1, первый частотно-фазовый детектор (ЧФД) 2, пер Вый КБ-триггер 3, делитель 4 частоты, первый элемент И 5, интегрирующее ,звено б, Фильтр 7 нижних частот, управляемый генератор 8, второй ЧФД 9, второй элемент И 10, третий элемент 20 ,;И 11, первый элемент ИЛИ 12, второй элемент ИЛИ 13, элемент задержки 14, триггер с счетным входом 15, второй КБ-триггер 16. Лри этом первый и второй ЧФД. 2 и 9 включают первый.эле 10 первый элемент И 5 подан разрешающийпотенциал. Требуемое значение выходной частоты с выхода управляемогогенератора 8 определяется коэффициентом деления делителя 4 и частотойРопорного генератора 1, которыйвырабатывает колебания типа "меандр"со скважностью= 2. Первый КБ-триггер 3 по переднему фронту устанавливается в единичное состояние и открывает первый элемент И 5. Через первый элемент И 5 и первый элемент ИЛИ12 импульсы управляемого генератора8 поступают на вход делителя 14, который осуществляет счет К импульсови переключает первый КБ-триггер 3 внулевое состояние, Длительность сигнала на выходе первого КБ-триггера 3определяется частотой управляемого мент НЕ 17, второй элемент НЕ 18, первый элемент И 19, второй элемент И 20.Цифровой синтезаторчастот работает следующим образом. 30Работа цифрового синтезатора частот усповно разбивается на два этапа. Н 1 первом этапе осуществляется груба подстройка частоты, а на втором - точная.35В режиме грубой подстройки поспе переключения частоты выходного сигнала второй КБ-триггер устанавливается в нулевое состояние, при котором третий элемент И 11 закрыт, а на генератора 8 и коэффициентом деления К делителя 4, Если частота управляемого генератора 8 отличается от заданной, задний Фронт выходного импульса первого КБ-триггера 3 оказывается смещенным относительно середины периода опорного колебания. При этом на выходе первого ЧФД 2 вырабатывается сигнал ошибки соответствующего знака, который интегрируется интегрирующим звеном б, через Фильтр 7 поступает на вход управляемого генератора. 8, изменяя его частоту, таким образом, чтобы скомпенсировать сигнал ошибки. Теоретически этому условию удовлетворяет частота Е22 Коп фБл 1 годаря синхронизации между сигналами опорной частоты и сигналами с выхода делителя 4 перестройка управляемого генератора 8 в рассматриваемом режиме осуществляется со скоростью, пропорциональной величине сигнала рассогласования на выходе первого ЧФД 2, что обеспечивает высокое быстродействие цифрового синтезаторачастот.Используемая в этом режиме жесткая синхронизация приводит к ошибкам,максимальное значениеЕ , которых может достигать одного дискрета формируемой сетки частот Ь Й к,Р, . Первый этап подстройки частоты осуществляется до тех пор, пока частота выходного сигнала отличается от заданной более чем на один дискрет. В этом случае длительностьсигнала ошибки 1превышает пороговое значение с, которое рассчитывается исходя из значения минимального значения выходной частоты Г ,.12 К Сравнение сигнала ошибки с порогом осуществляется с помощью второго ЧФД 9, на первый вход которого поступает опорный сигнал сформированньй с по" мощью второго элемента И 1 О и элемента задержки 14 ( Г = ь) из сигналов опорного генератора 1 и первого КЯ-триггера 3. На второй вход второго ЧФД 9 поступают через второй элемент ИЛИ 13 сигналы с выходов первого ЧФД 2, Пока происходит подстройка частоты Го, с, = с, второй ЧФД 9 формирует импульсы на первом выходе, которые поддерживают второй КБ-триг 1403367гер 16 в нулевом состоянии, при котором цепь автоподстройки частоты замкнута. Как только длительность сигнала ошибки становится меньше пороговой ьоы с о, второй ЧФД 9 начинает формировать импульсы на втором -выходе, которые устанавливают второй КЯ-триггер 16 в.единичное состояние.Второй ЧФД 9, работающий па описанному алгоритму, может быть реализован как первый ЧФД в виде двух цепей из последовательно. включенных первого элемента НЕ 17, первого элемента И 19,последовательно включенных второго элемента НЕ 18 и второго элемента И 20 со связями, указанными на фиг.1.При установке второго КБ-триггера 16 в единичное состояние наступает второй этап цифрового синтезатора частот, при котором размыкается цепь грубой подстройки частоты (первый элемент И 5 закрывается) и замыкается цепь точной - фазовой автоподстройки частоты (открывается третий элемент И 11). Формируемые управляемым генератором 8 сигналы через третий элемент И 11, триггер со счетным1 входом 15 и первый элемент ИЛИ 12 непрерывно поступают на вход делителя 4. При этом исключается жесткая синхронизация импульсов на первом и втором входах фазового детектора 2, на выходе которого вырабатывается сигнал ошибки, вынуждающий подстраиваться управляемый генератор 8 и требуемой частоте Х = 2 КГ и с точностью до фазы. Множитель 2 в этом выражении обусловлен наличием триггера с счетным входом 15, который позволяет согласовать грубый и точный режимы по коэффициенту умножения частоты опорного генератора.При переключении цифрового синтезатора частот на другую частоту этапы настройки повторяются.Таким образом, введение указанных элементов значительно улучшает точность установки частоты при сохранении высокого быстродействия.Формула изобретения1. Цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, первый частотноЙазодый детектор, интегрирукщее звено, фильтр шних частот, управляемьп генератор и первый элемент И, атакже последовательно соединенные делитель частоты и первый КБ-триггер,при этом второй вход первого частотно-фазового детектора объединен свторым входом первого элемента И иподключен к выходу первого КБ-тригге ра, а Я-вход первого КБ-триггера соединен с выходом опорного генератораи второй выход первого частотно-фазового детектора подключен к второмувходу интегрирующего звена, о т л и ч а ю щ и й с я тем, что, с цельюповышения точности установки выходной частоты, между выходом опорногогенератора и входом делителя частотывведены последовательно соединенныевторой элемент И, элемент задержки,второй частотно-фазовый детектор,второй КЯ-триггер, третий элемент И,.триггер со счетным входом и первыйэлемент ИЛИ, а также введен второй 25 элемент ИЛИ, первый и второй входыи выход которого подключены соответственно к первому и второму выходампервого частотно-фазового детектораи второму входу второго частотно-фа" 0 эового детектора, второй выход которого соединен с Б-входом второгоКЯ-триггера, инверсный выход второгоКЯ-триггера подключен. к третьему вхо- .ду первого элемента И, второй вход 35второго элемента И соединен с выходомпервого КЯ-триггера, второй вход третьего элемента И подсоединен к выходууправляемого генератора, а второйвход первого элемента ИПИ подключен 40 к выходу первого элемента И.2. Синтезатор по п, 1, о т л и -ч а ю щ и й с я тем, что первый ивторой частотно-фазовый детекторвыполнены идентично и каждый из них со держит последовательно соединенныепервый элемент НЕ, первый элемент И,последовательно соединенные второйэлемент НЕ и второй элемент И, второй вход второго элемента И объединенс входом первого элемента НЕ и явля" ф 9ется первым входом частотно-фазовогодетектора, второй вход первого элемента И объединен с входом второгоэлемента НЕ и является вторым входомчастотно-фазового детектора, при 55этом выход первого элемента И и выход второго элемента И являются соотв етс тв енно первым и вторым выходамичастотно-фазового детектора.