Вычислительное устройство для обработки знакопеременных сигналов

(51) 4 ( 06 ( 7/16 13,ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Учебно-научно-производственныйкомплекс "Кибернетика" при Томскомполитехническом институте(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯОБРАБОТКИ ЗНАКОПЕРЕМЕННЫХ СИГНАЛОВ(57) Изобретение относится к электрическим вычислительным устройствам,выполняющим операции умножения, деления и возведения в степень, и можетбыть использовано в аналоговых вычислительных машинахЦелью изобретенияявляется повышение точности. Вычислительное устройство для обработки знакопеременных сигналов содержит первый, второй логарифматоры 1 и 2 идополнительные логарифматоры 3,3, переключатель полярности сигнала4 и дополнительные переключатели полярности сигнала 55 первый,второй блоки определения знака сигнала 6, 7 и дополнительные блоки определения знака сигнала 8,. ,8,шифратор 9, масштабно-суммирующийблок 10, антилогарифматор 11, входы12(12 и выход 13. Работа устройства основана на реализации логарифмического алгоритма вычислений,1 ил.(6) 1,здп х;=зц,п у Изобретение относится к электриЧеским вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.Целью изобретения является повышение точности работы,На чертеже изображена функциональная схема вычислительного устройства,цля обработки знакопеременных сигналов,На чертеже обозначены первый и)второй логарифматоры 1 и 2, дополнительные логарифматоры 3. .,3, переключатель полярности 4, дополни,тельные переключатели полярности5. . .5 )+ , первый и второй блокиопределения знака сигнала 6 и 7, дополнительные блоки определения знакасигнала 8,8, шифратор 9, масптабно-суммирующий блок 10 антилогарифматор 11, входы 12, ,12, вы)ход 3 устройства,Вычислительное устройство для обработки знакопеременных сигналов работает следующим образом,Устройство содержит и каналов пре,образования входных сигналов. Работаустройства основана на реализации ло,гарифмического алгоритма:)у = П х =апе 11 оци, 1 одх (1)х:При выполнении логарифматоров и антилогарифматора двуполярными базовый алгоритм оказывается работоспособным в двух режимах, характеризу 3,(х;,у)=зддп х, зддп у Для рассмотрения работы логическо" го узла, состоящего из блоков определения полярности 6,7,8 .,8 и шиф ратора 9, условимся о соответствии значений знаковой функции с уровнями логических сигналов: положительные сигналы соответствуют "1" отрицательные О", Выходные сигналы шифратора 9 описываются логическим уравнениемз;=ху + х,у, (7) где х у - логические переменные,соответствующие знакам1-го входного сигнала и расчетного выходного;- индекс канала,ющихся противоположными знаками входного и выходного сигналов, например:.при х;с О,С помощью переключателей полярности 4, 5,5. блоков определения знака 6, 7, 8, .,8и шифратора 9 комбинация знаков входных сигналов логарифматоров 1, 2, 33, приводится в соответствие со знаком выходного сигнала,В общем виде работа устройства может быть описана выражением у ау)аппоаи, )ар а у) ,х; у)х,)= где з(у) и Ъ; (ху) - операторы симметрирования,При этом первый из операторов симметрирования реализован путем выполнения логарифматоров 1, 2,3,3 к и антилогарифматора 11 двуполярными с симметричной характеристикой и принимает значения:), 1, у Оз(у)=здп у = за 8 п Г х=- 1, ус О Второй оператор симметрирования реализуется путем логической обработки и соответствующим переключателем полярности сигнала На выходах блоков определения знака 6,7,88) Формируются логические сигналы х,х) и поступаютна входы шифратора 9. В соответствиис адресом выводится логическая инФормация, записанная по этому адресу,и представляется на выходе шифратора9 совокупностью сигналов.Шифратор 9 предварительно программируется в соответствии с выражением (7),Например, при наличии трех знакопеременных входных аналоговых сигналов на входах 1 1 , 1 з таблица состояний постоянного запоминающего устройства имеет следующий вид:1403077 Адресные входы Г Выходные сигналыээ 1 1 1 1 1О 0 0 1О 1 О О 0 1 1 1 О 0 1 О 0 1 О О 0 1 0 О 0 О 0 1 0 0 О 0 0 1 1 Составитель О.ОтрадновТехред М,Дидык Корректор Л.Патай Редактор О,Спесивых Заказ 2862/41 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4. С помощью переключателей полярности 4,5,5 + управляемыхшифратором 9, раэнополярные комбинации входных сигналов приводятся коднополярным комбинациям: положительным или отрицательным, как это требуется для правильного установлениязнака выходного сигнала устройства.Устройство, реализующее логарифмический алгоритм по выражению (1),осуществляет операции умножения, деления, возведения в степень, Тип операции определяется в основном масштабно-суммирующим блоком 1 О,1Формула изобретения Вычислительное устройство для обработки энакопеременных сигналов, содержащее первый и второй логарифматоры, выходы которых подключены к соответствующим входам масштабно-суммирующего блока, выход которого соединен с входом антилогарифматора, первый и второй блоки определения знака 5 10 15 20 25 30 35 40 45 сигнала, входы которых являются соответственно первым и вторым информационными входами вычислительного устройства, переключатель полярности сигнала, о т л и ч а ю щ е е с я тем,что, с целью повышения точности, внего введены 1 дополнительных логарифматоров, Е дополнительных блоков определения знака сигнала, (1+1) дополнительных переключателей полярности ишифратор, причем вход первого блокаопределения знака сигнала соединен синформационным входом переключателяполярности, вход второго блока определения знака сигнала соединен с информационным входом первого дополнительного переключателя полярности сигнала, входы дополнительных блоков определения знака сигнала являются дополнительными информационными входамивычислительного устройства и соединеныс информационными входами дополнительных переключателей полярности сигнала, с второго по (1+1)-й выход переключателя полярности сигнала подключены к входу первого логарифматора,выход первого дополнительного переключателя полярности сигнала подключен к входу второго логарифматора,выходы дополнительных переключателейполярности сигнала с второго по(1+1)-й подключены к входам соответствующих дополнительных логарифматоров, выходы дополнительных логарифматоров соединены с соответствующимивходами масштабно-суммирующего блока,выходы первого, второго и дополнительных переключателей полярностисигнала подключены к соответствующим входам шифратора, выходы которого соединены с управляющими входамисоответственно первого и второго переключателей полярности и соответствующих дополнительных переключателейполярности, причем логарифматоры иантилогарифматор выполнены двухполярными.