Устройство для контроля монотонно изменяющегося сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 8 3 М 1/О Е ИЗОБРЕТЕНИЯ цСВИДЕТЕЛЬСТВУ ПИС АВТОРСК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Патент США У 3729732,кл. Н 03 К 13/02, 1976.Авторское свидетельство СССР У 797063кл. Н 03 И 1/00, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЮНОТОННО ИЗМЕНЯЮЩЕГОСЯ СИГНАЛА (57) Устройство относится к вычисл тельной технике и может быть испол зовано для контроля работы устройстввыходной сигнал которых изменяетсямонотонно. Устройство обеспечиваетопределение монотонности кодовыхпоследовательностей с флуктуациейкода 4 1 дискрет младшего разряда,что расширяет область его использования. Устройство для контроля монотонно изменяющегося сигнала содержит компаратор 1, формирователь 2управляющих сигналов, блок 3 памяти,два коммутатора 4 и 5, два регистра6 и 7 и приемник 8 информации, 1 ил.Изобретение относится к вычислительной технике и может быть использовано для контроля работы устройств, выходной сигнал которых изменяется) МОНОТОННОЦель изобретения " расширение области применения устройства эа счет определения монотонност 1 л кодовых последовательностей с флуктуацией кода -1 дискрет младшего разряда,На чертеже представлена функциональная схема устройства.Устройство для контроля монотонно изменяющегося сигнала содержит компаратор 1 формирователь 2 управляющих сигналов, блок 3 памяти, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 регистры, приемник 8, На схеме обозначены информационный 20 9 и управляющий 10 входы устройства.Устройство работает следующим образом,По сигналу начала контроля, поступающему из формирователя 2 управляющих сигналов, в блок 3 памяти циклически записывается с входа 9 и хранится на время цикла входная информация, являющаяся кодовой последовательностью. Компаратор 1 осущест вляет сравнение кодов с выхода блока 3 памяти и на его входе., те, предыдущего и последующего значений кодов по циклам, Сравнение производится с необходимой погрешностью, например +1 дискрет младшего разряда, Если 3 разность кодов превышает заданный порог, на выходе компаратора 1 появ,ляется сигнал, свидетельствующий о немонотонном изменении сигнала, этот40 :сигнал фиксируется в приемник 8. По управляющему входу 10 устанавливается режим контроля положительной или отрицательной монотонности (возрастание или убывание кодов).45В случае контроля положительной монотонности сигнал приращения кодов на 11 поступает с соответствующего выхода компаратора 1 на вход регистра 6 через коммутатор 4, а сигнал приращения кодов на -1 поступает при этом с другого выхода компаратора 1 через коммутатор 5 на вход установки в начальное состояние регистра б и информационный вход регистра 7, Пер. 55 вое приращение +1 запоминается в пер. вой ступени регистра б, Если вслед за первым приращением кодов на +1 в последующем цикле контроля опять появляется сигнал приращения +1, тона выходе регистра б появляется сигнал, свидетельствующий о том, что вдвух смежных циклах контроля произош.ло приращение кодов каждый раз на+1, Этот сигнал устанавливает (илиподтверждает) в исходное состояниерегистр 7,Если в очередном цикле контроляпоявляется отрицательное приращение-1, то соответствующий сигнал поступает с другого выхода компаратора1 через коммутатор 5 на информационный вход регистра 7 и запоминаетсяв нем Одновременно с выхода коммутатора 5 он поступает на вход установки регистра 6 и устанавливаетего в исходное состояниеЕсли в очередном цикле контроляпоступает опять приращение отрицательного знака -1, то сигнал несоответствия положительной монотонностипоявляется на выходе регистра 7 ипоступает в приемник 8, который может представлять собой табло, Еслипосле первого отрицательного приращения -1 поступает положительное приращение +1, то регистр 6 запоминаетэто приращение и по поступлении очередного (второго) положительногоприращения +1 на выходе регистра бпоявляется сигнал, который возвращает регистр,7 в исходное состояние,и работа прибора восстанавливается,Если вслед за первым положительнымприращением + 1 после отрицательногоприращения -1 с компаратора 1 поступает опять отрицательное приращението на выходе регистра 7 появляется сигнал (так как сигнал обнуленияс выхода регистра 6 отсутствует),свидетельствующий о немонотонном изменении кода, Этот сигнал поступаетв приемную 8,Таким образом, при контроле положительной монотонности сигнал о недопустимом режиме изменения кода поступает в приемник 8 в том случае,если в двух смежных циклах контроляподряд появляется отрицательное приращение -1, или приращения будутфлуктуировать +1, - 1, + 1, - 1или при приращении более установленного порога,Аналогично устройство работает при контроле отрицательной монотонности, что обеспечивается переключе1390799 нием по входу 10 поступления сигна-лов компаратора 1 коммутаторами 4 и5 наоборот. В зтом случае сйгналнемонотонного изменения кода фиксируется в приемник 8 в случае двухподряд приращений +1, или флуктуацииприращений +1, -1, +1, -1 илипри превьппении приращения более установленного порога. 10 Составитель Б,ХодовТехред М,дидык Корректор В. Бутяга Редактор Н.Тупица Заказ 1784/56 Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 формула из обретенияУстройство для контроля монотонно изменяющегося сигнала, содержащее компаратор, формирователь управляющих сигналов, первый выход которого соединен с первым входом блока памяти, второй вход которого является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет определения монотонности кодовых последовательностей с флуктуацией кода 11 дискрет младшего разряда, в него введены компараторы, регистры и приемник ин-,. формации, выход блока памяти соединен с первым входом компаратора,первый выход которого соединен с первыми прямыми входами первого и второго коммутаторов, второй выход компаратора соединен с вторыми прямымивходами первого и второго коммутаторов, выход первого коммутатора соединен с информационным входом первого регистра, выход которого соединен с первым установочным входомвторого регистра, выход которогосоединен с первым входом приемникаинформации, выход второго коммутатора соединен с первым установочнымвходом первого регистра и информационным входом второго регистра, второй выход Формирователя управляющих сигналов соединен с вторыми установочными входами первого и второго регистров, третий выход компаратора соединен с вторым входом приемника информации, инверсные и третьипрямые входы первого и второго коммутаторов объединены и являются управляющим входом устройства, второй итретий входы компаратора подключенььсоответственно к информационномувходу устройства и первому выходуформирователя управляющих сигналов,