Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала

) н ора иИзобтродейые во сокопробраборетениствие ргоиздат иплицированные- "Тезисымплитуды игнала ожност ортото до ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕП(57) Изобретение относится к информационно-измерительной технике и можетбыть использовано при построении вызводительных систем с и аналоговых сигнало позволяет повысить б расширить Аункциональ за счет измерения анальных составляющих игается введением регист1390800 вого запоминающего устроиства 8 вкаждый канал преобразования и блокаоПорных сигналов 2, что позволяетосуществлять преобразование мгновенных значений в моменты О, Т/4, Т/2,Изобретение относится к инФормационно-измерительной технике и можетбыть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов5Целью изобретения является повышение быстродействия и расширениеФункциональных возможностей эа счетизмерения амплитуды и ортогональныхсоставляющих сигнала. 10На Фиг, 1 приведена Функциональнаясхема устройства; на Фиг, 2 - временные диаграммы работы устройстваУстройство (Фиг1) содержит М каНалов 1 преобразования аналоговых ведичин, блок 2 опорного сигнала, счетчик 3 импульсов, циФроаналоговыйпреобразователь (ЦАП) 4, блок 5 вывода данных, Каждый канал 1 образованкомпаратором 6, 0-триггером 7, регист ровым запоминающим устройством 8 (ЗУ), Ылок 2 содержит одновибраторы 9 и 10, элемент И 11, элемент 12 задержки, На временной диаграмме (Фиг. 2) обо 25 эначено Б - напряжение на втором входе компаратора 6, 0 пи ц п напряжения на первом и втором входах блока 2, 09, цц Ц, П - напряжения на выходах соответствующих блоков 9 и 10 6 и 7.30Работа данного устройства осуще" ствляется под управлением внешнего устройства, например ЗВМ, которое вырабатывает опорные сигналы ББо сигнал управления Ц, Формирует команду "Вывод данных", а также имеет ОЗУ для приема и хранения данных. Логический уровень сигнала управленияопределяет режим работы устройстчива, при уровне логической единицы - 40 режим измерения ортогональных составляющих комплексного сигнала, а при уровне логического нуля - режим измерения амплитуды. ЗТ/4, где Т - период сигнала по всемканалам за один цикл изменения уравновешивающего напряжения, беэ остановок для опроса сработавших каналов,1 з.п. Ф-лы, 2 ил. 2В исходном состоянии Р-триггер 7каждого канала и счетчик 3 установлены в нулевое состояние. На выходыкомпараторов 6 каналов поступают соответствующие входные сигналы0; с)=А зЬ(2 Я+Ю ), 0=1 И).Режим измерения ортогональных составляющих, Опорные сигналы Б д, иЦщ представляют меандры, имеющие соответственно частоту измеряемого сигнала г и двойную частоту Год =21.С поступлением на первый и второйвходы блока 2 опорных сигналов начинается уравновешивающее преобразование, На каждом такте преобразования,равном периоду измеряемого сигнала,вырабатываются импульсы: импульс такта Б поступающий на счетный входсчетчика 3 и увеличивающий напряжениена выходе ЦАП 4 на Б, импульсы строба Б, в моменты времени 1,=0,Т Т ЗТ-- С = - поступающие на С 42 ф ф 4вход 0-триггера 7 канала 1; импульсысброса Бо, которые Формируются позаднему Фронту импульса строба: сигнал "Адреса записи", который в моментг.,=О,=Т/2 имеет уровень логическойединицы, а в момент 1=Т/4, Т=ЗТ/4логического нуля; с пятого выходаблока 2 сигналзнакового разряда,который является старшим битом инФормационного слова регистрового запоминающего устройства 8, позволяющий устранить неоднозначность преобразования ортогональных составляющнхНа выходе В-триггера 7 Формируетсясигнал разрешения записи (Ч; ): приуровне логической единицы на выходекомпаратора 6 0-триггер 7 по импульсу строба устанавливается в состояние логической единицы, а по импульсу сброса - в состояние логического нуля, Запись в регистровое ЗУ 8= - по адресу О . Моментам й, =О11 115и С =- соответствует уровень логичесй 4кой единицы знакового разряда, а моментам=Т/2 и С=ЗТ/4 уровень логического нуля знакового разряда. 1 ОТакой алгоритм позволяет определить за цикл развертывающего преобразования значения ортогональных составляющих комплексного сигнала; в моменты , =О, й =Т/2 каждого такта синФазной составляющейБ, (С=О)=А;взп(2 Г, +Ч;)=А в 1 пРБ (С =Т/2) =А; я дп (2 й Сз + Ч;:-А; в 1 п Ч эТ ЗТа в моменты=-, С = - каждого такта4420квадратурной составляющей1); (с =-)=А 1 я 1 п(2 ййс +Ч;)=А;сов Ч1)(С =) =Ая 1 п(2 ЙТ + ) =-А;совф 4Таким образом, за цикл развертывающего преобразования (Т ) осуществляется кодирование и запись ортогональных составляющих в каждом канале.Т. =, = Т и 1,Ти1, 30ми сгде Т - период измеряемого сигнала;Б в максимальн значение амМа 1 ССплитуды измеряемого сигнала; 35ЬО - шаг квантования;/ш=-"- - число тактов преобразования.а ссЦРежим измерения амплитуды комплексного сигнала. На управляющемвходе Б - уровень логического нуля.Опорный сигнал Б , - меандр, имеющийчастоту измеряемого сигнала. Опорныйсигнал 1)- меандр, имеющий частоту Йс, котоРая определяет РазРешающую способность аналого-циФровогопреобразователя по уровню Ис,1 Г),Ли равна ЙС 1 П ац 1где ТТагссоя(1 - в )1)мпериод измеряемого сигнала, Бм - максимальное значение амплитуды, 61)погрешность квантования. С поступлением опорных сигналов на первьй ивторой входы блока 2 начинается урав"новешивающее преобразование, На каждом такте преобразования, равномпериоду измеряемого сигнала, вырабатываются импульсы: импульс такта, по" ступающий на счетньй вход счетчика 3 и увеличивающий напряжение на ь О; импульсы строба с частотой стробнрования Г , поступающие на С-вход Р- триггера 7 канала 1; импульсы сброса, которые Формируются по заднему Фронту импульсов строба; сигнал "Ацреса записи", который имеет уровень логичес-. кого нуля. До тех пор, пока уравновешивающее напряжение не превзойдет максимальное значение измеряемого сигнала, на выходе Р-триггера 7 Формируется сигнал "Разрешение записи" (У; ) и осуществляется запись в регистровое ЗУ 8 в моменты стробирования по адресу (А) "О". Такой алгоритм позволяет определить значение амплитуды комплексного сигнала за цикл развертывающего преобразования в каждомканале.формула и э о б р е т е н и я1. Многоканальный аналого-цифровой преобразователь параметров комплекс- ного сигнала, содержащий И каналов преобразования, каждый из которых выполнен на компараторе и триггере, информационньй вход которого соединен с выходом компаратора, блок вывода данных, цифроаналоговьй преобразователь и счетчик импульсов, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, выход которого соединен с первыми входами компараторов, вторые входы которых являются входными шинами, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и расширения Функциональных возможностей за счет обеспечения дополнительной Функции измерения ортогональных составляющих комплексного сигна ла, в него введен блок опорного сигнала, в каждый из Х каналов преобразования введено регистровое запоминающее устройство, а триггеры в каждом из И каналов преобразования выполнены на Р-триггерах, при этом первый и второй входы блока опорного сигнала являются соответственно пер" вой и второй шинами опорных сигналов, третий вход - шиной управления, первый выход соединен со счетным входом счетчика импульсов, второй выход - с. управляющими входами Р-триггеров, третий выход - с входами установки в "О" Р-триггеров, четвертьй выход - с адре с н 11 м 11 Вход;1 м 11 ре 111 с 1 р Оных 3 а поминающих устройств, а пятый Выход - со старшим иц 111 ормап 11 оццым Входом кажлог О регистрового запоминакгщего устройст 5 ва, вход разрешения записи которого соединен с выходом Р-триггера соот" ветствующего канала преогразонае 1 ия, младшие ин 11 ормаеЕиоццые ьхэды регистровых запоминающих устройств поразрядно Объединены и соединены с соответствующими выходами счетчика имПульсОВ е й ВыхОд группы Выходов блока Вывода данных соединен с входом разрешения считывания рагистрового Запоминающего устройства з.-го канала преобразования, входы адреса считывания регистровых запомицаю 1 цих устройств объединены и соединены с выходом блока вывода Данньк, вход которо го является шиной Ввода дацньсс, причем выходы регистров запоминающих Составитель А. ТитовРедактор С.Патрушева Техред М,Дидык яг ктор/56 ТирБНИИШИ Госудпо делам и113035, Москва,ж 928арственног одписноа СССР аз о комитети открытий 1 ская наб обретени Ж-.35, Ра Еприятие, г. Ужгород, ул, Проектн роизводственно-полиграфическ устройств поразрядно Объединены и являются ниной дацньгх.2. Преобразователь по и, 1, о тл и ч а ю щ и й с я тем, что блокопорного сигнала выполнен на двуходновибраторах, элементе И, элементе задержки, вход которого объединенс первым входом блока опорного сигнала и является первым выходом блока,выход элемента задержки является пятым выходом блока, вход первого одновибратора объединен с первым входомэлемента И и является вторым входомблока, выход первого одновибраторасоединен с входом второго одновибратора и является вторым выходом блока,третьим выходом которого является выход второго одновибратора, четвертымвыходом - выход элемента И, второйвход которого является третьим входом блока,