Устройство для управления передачей данных

(50 4 б 08 С 19/2 Ч,; Иь17 г. ОПИСАНИЕ ИЗОБРЕТЕНИ аворотыло,СССР1984.ПРАВЛЕНИЯ автоматике и втоматизиро- подвижными СО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ УПЕРЕДАЧЕЙ ДАННЫХ(57) Изобретение относится кможет быть использовано в аванных системах управления объектами. Цель изобретения - повышение быстродействия устройства. Введение в уст. ройство, содержащее три регистра 1, 2 и 16, первый дешифратор 17, первую и вторую группы элементов И 5 - 8 и 9 - 11, два элемента 20 и 21 задержки, два элемента ИЛИ 14 и 15, генератор 3 импульсов, элемент И 4 и триггер 19, блока 12 памяти, третьего и четвертого элементов 23 и 24 задержки, третьего элемента ИЛИ 13, и второго дешифратора 18 позволило передавать данные подвижным объектам в реальном масштабе времени за счет исключения ручной кроссировки данных. 1 ил.Изобретение относится к автоматике и может быть использовано в автоматизированных системах управления автоматизированными объектами.Цель изобретенияповышение быстродействия устройства.На чертеже представлена блок-с.сема устройства.Устройство содержит регистры 1 и 2, генератор 3 импульсов, элемент И 4, группу элементов И 58, группу элементов И 9 11, блок 12 постоянной памяти, элементы ИЛИ 13 15, регистр 16, старшие разряды которого соединены по схеме счетчика, д- шифраторы 17 и 8, триггер 9 и элементы 20 - 23 задержки. 15На чертеже также обозначены первый 24, второй 25, третий 26 и чтвертый 27 входы хстройства, а такжвыходы 28 - -30 устройства.Устройство работает следуюгцим образом.На первый 24 и второй 25 входы устройства одновременно поступают информационная часть сообщения и признаковая часть сообщения. которые заносятся в регистры 1 и 2 соответственно. 25Первоначально устройство переводится в рабочее состояние подачей на третий вход 26 импульса Пуск, который через элемент ИЛИ 15 поступат на диничный вход триггера 9, устанавливая последний в единичносостояние, триггер 19 открывает высоким потенциалом элмент 11 4 и первый же импульс с выхода генератора 3 проходит через элемент И 4 и сбрасывает через элемент 21 задржки в исходное состояние триггер9, а также через элемент ИЛИ 13 поступает на опрос состояния элементов И 5 8.Если к этому моменту времени на входы устройства входное сообщение не поступило, то в регистре 2 признак сообгцения равен нулю и на выходе дешифратора 17, соединен. ном с одним водом элемента И 5, присут ствует высокий потнциал, открываюгций элемент И 5.Импульс с выхода элемента ИЛИ 13 проходит элемент И 5 и затем через элемент ИЛИ 15 поступает на единичный вход триггера 19 вновь переводя его в единичное состояние, и т. д.Если в ргистры и 2 сообгцение поступило, то дешифратор 17 расшифровывает признак адреса сообщения и открывает соответствующии этому признаку один из элемен тов И 6 8.Тогда импульс опроса с выхода элемента ИЛИ 13 проодит через соответствукнций открытый один из элементов И 6 8 и поступает на вход считывания фиксированной ячейки памяти 12 блока, где записан базовый адрес канала передачи данных, по которому должно ком мутироватьс я входнос сообщение, а также через элемент ИЛИ 14 на вход элемента 22 задержки, где задерживается на время окончания считывания базового адреса из фиксированной ячейки блока 12 и записи его в регистр 16, старшие разряды которого соединены по схеме счетчика, вход которого подключен к входу 27 устройства, на который подаются импульсы времени.Периодичность подачи импульсов времени определяется выбранным интервалом времени. Например, для интервалач число разрядов регистра может быть равным 5 и через каждые 24 ч пять старших разрядов регистра переполняются и сбрасываются в нуль.Таким образом, код адреса канала в регистре 16 состоит из базового кода адреса, поступившего из соответствующей фиксированной ячейки блока 12, и кода, определяемого состоянием старших разрядов регистра, работающих в режиме счетчика.,дешифратор 18 расшифровывает этот код и высоким потенциалом, соответствующим коду в регистре 16, открывает ссютветствующую группу элементов И 9 - 11, и импульсами с выхода элемента 22 задержки содержимое информационной части сообщения из регистра 1 передается на вход соответствующего канала передачи данных, к которому в данный отрезок времени подключен адресат - объект управления.Зятем импульсом, задержанным элементом 20 на время передачи кода с регистрана выходы устройства, регистры 1, 2 и 16 сбрасываются в исходное состояние. При этом в регистре 16 в нулевое состояние сбрасываются только те разряды, которые отведены под хранение базового адреса.Элемент 23 задерживает импульс с выхода элемента 20 до начала очередного такта коммутации, который начинается после записи очередного входного сообщения в регист. ры 1 и 2. После этого импульс с выхода элемента 23 задержки через элемент ИЛИ 13 поступает на опрос элементов И 5 - 8 и цикл коммутации сообщения повторяется.формула изобретенияУстройство для управления передачей данных, содержащее первый и второй регистры, первые входы которых являются соответственно информационным и адресным входами устройства, третий регистр, выходы которого соединены с входами первого дешифратора, выходы которого соединены с первыми входами элементов И первой группы, вторые входы которых соединены с выходом первого элемента задержки, генератор импульсов, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом триггера, второй элемент задержки, два элемента ИЛИ, вторую группу элементов И, отличающееся тем, что, с1381569 Составитель О. БолдыревРедактор Л. Огар Техред И. Верес Корректор М, ШарошиЗаказ 82658 Тираж 558 ПодписноеВНИИГ 1 И Государственного комитета СССР по дечам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно. полиграфическое предприятие, г Ужгород, ул. 11 роектная, 4 целью повышения быстродействия устройства, в него введены блок постоянной памяти, третий и четвертый элементы задержки, третий элемент ИЛИ, второй дешифратор, вход которого соединен с выходами первого регистра, а выходы пОдключены к первым входам элементов И второй группы, вторые входы которых подключены к выходу первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход и вход третьего элемента задержки подключены к выходу элемента И, выход одного элемента И первой группы соединен с первым входом второго элемента ИЛИ, а выходы других элементов И соединены соответственно с адресными входами блока постоянной памяти и входами третьего элемента ИЛИ, выход которого соединен через первый и четвертый элементы задержки с входом второго элемента задержки и обнуляющими входами регистров, выход второго регистра подключен к третьим входам элементов И первой группы, выходы которых являются информационными выходами устройства, вход записи третьего регистра является синхронизирующим входом устройства, а информационный вход подключен к выходу блока постоянной памяти, второй вход второго элемента ИЛИ является входом запуска устройства, а выход соединен с 5-входом триггера, К-вход которого соеди нен с выходом третьего элемента задержки.