Устройство выделения цифровых каналов

/08, 198 ЦИФРОВЬ к электро- величение ным1 ил. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗ Н д ВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Московский институт ижелезнодорожного транспорт(56) Международная заявкаУ ИО 8303937, кл. Н 04 Л 3(57) Изобретение относитсясвязи. Цель изобретения -числа выделяемых каналов. Устр-восодержит приемники 1,3 и 5, и передатчики 2, 4 и 6 соответственно первой,второй и третьей линии, ключи7-9, блоки 10- 12 памяти,преобразователи 13 и 14 фазы цикла, блоки 15и 16 управления. Использование данного устр-ва в узлах локальной сетисвязи позволяет без ограничений начисло выделяемых цифровых каналовнаиболее рационально распределитьэти каналы в линиях сети по задан прямым каналам между ее пунктам40 1 13544Изобретение относится к электросвязи и может быть использовано в цифровых сетях связи с линейной или древовидной структурой для вы 5 деления цифровых каналов в узлах,Цель изобретения - увеличение числа выделяемых каналов.На чертеже представлена структурная электрическая схема устройства 10 выделения цифровых каналов.Устройство содержит приемник 1 и передатчик 2 первой линии, приемник 3 и передатчик 4 второй линии, при-. емник 5 и передатчик 6 третьей 5 линии, первый 7, второй 8 и третий 9 ключи, первый 10, второй 11 и третий 12 блоки памяти, первьй 13 и второй 14 преобразователи Фазы цикла, первый 15 и второй 16 блоки20 управления.Устройство выделения цифровых каналов работает следующим образом.В приемниках 1,3 и 5 каждой линии групповые цифровые сигналы (ГЦС) 25 преобразуются из линейного кода в двоичный код, доступный для цифровой обработки. Принятые и второй и третьей линий ГЦС поступают на преобразователи 13 и 14 Фазы цикла, 30 преобразующие фазы ГЦС указанных линий соответственно в Фазу ГЦС первой линии, что необходимо для синхронного объединения канальньг: цифровых сигналов (КЦС) в ключах 7 - 9.3 З Далее п КЦС,составляющие из каждой линии ГЦС,циклически записыва - ются и ациклически считываются из блоков 10 - 12 памяти. С выходов этих блоков памяти КЦС поступают на входы соответствующих ключей, в которых синхронно объединяются в исходящие ГЦС. Последние в передатчиках каждой линии дополняются сигналами цикловой и сверхцикловой синхронизации и преобразуются из двоиЧного кода в линейный код. Блоки 15,и 16 управления вырабатывают сигналы адресов и считывания для блоков 10-12 памяти,а также сигналы переключения одного иэ входов ключей 7 - 9 на их выходы.Для реализации тройки прямых каналов необходимо, чтобы КЦС, принимаемые из всех линий в КИ записывались в со 1ответствующие блоки памяти в тех же КИ , а считывались и передавались1 Фчерез ключи 7 - 9 в передатчики 2,4 и 6 каждой линии в КИ .Наоборот,26 2КЦС,принимаемые из всех линий в КИ записываются в блоки памяти в тех же самых КИ;, а считываются и передаются через ключи в передатчики каждой линии в КИТаким образом, устройство вьделения цифровых каналов обеспечивает вьделение любого не превышающего и числа цифровых каналов из первой и второй линии в третью линию.Использование устройства выделения цифровых каналов в узлах локальной сети связи позволяет без ограничений на число выделяемых цифровых каналов и наиболее рационально распределить эти каналы в линиях сети по заданным прямым каналам между ее пунктами.формула изобретения1Устройство вьделения цифровых каналов, содержащее приемник и передатчик в каждой иэ трех линий,первый,второй и третий ключи, первый, второй и третий блоки памяти, первый и второй преобразователи фазы цикла, первый и второй блоки управления,выход приемника первой линии подключен к входу первого блока памяти, выход которого подключен к первому входу второго, ключа, выход которого подключен к входу передатчика третьей линии, а второй вход второго ключа соединен с выходами второго блока памяти, выход третьего ключа подключен к входу передатчика первой линии, а второй вход третьего ключа соединен с выходом третьего блока памяти, вход которого соединен с выходом второго преобразователя Фазы цикла, вход которого соединен с выходом приемника третьей линии, выход первого ключа подключен к входу передатчика второй линии, выходы первого блока управления подключены к управляющим входам первого и второго блоков памяти, первого и второго ключей,выходы второго блока управления подключены к управляющим входам третьего ключа и третьего блока памяти, о тл и ч а ю щ е е с я тем,что, с целью увеличения числа вьделяемых каналов, выход первого блока памяти подключен к первому входу первогоключа, второй вход которого соединен с выходом третьего блока памяти, выходСоставитель Ш.ЭвьянТехред М.Ходаннч Корректор Г. Решетник Редактор М.Бланар Заказ 515/55 Тираж 636 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3приемника второй линии подключен к входу первого преобразователя фазы цикла, выход которого подключен к 1354426 4входу второго блока памяти, выход которого подключен к второму входу третьего ключа.