Триггер на мдп-транзисторах

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (11 306 А 4 С 1 С 11/40 ПИСАНИЕ ИЗОБРЕТЕНИ стГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 277856, кл. С 11 С 11/40, 1970.Патент франции У 2103592, кл. С 11 С 1/00, опублик. 972. (54) ТРИГГЕР НА МДП-ТРАНЗИСТОРАХ (57) Изобретение относится к цифро вой вычислительной технике и может быть использовано в интегральных у ройствах динамической логики. Цельизобретения - повьппение надежностиработы. Цель достигается за счет введения транзисторов 13, 4 считывания,разрядных транзисторов 1 О и 11, форсирующих транзисторов 17 и 18, зарядных транзисторов 19 и 20, дополнительных транзисторов 21, 22 записии второй 12 и третьей 23 тактовыхШин п 03 ВОляющих исключить Возможность логических состязаний сигналовзаписи, исключить паразитные емкостные выбросы и ускорить рекомбинационные процессы в подложке. 2 ил.1330655 Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в интегральных устройствах динамической логики.На фиг.1 представлена принципиальная электрическая схема триггера; нафиг.2 - временные диаграммы его работы,Триггер на МДП-транзисторах 10(фиг1) содержит первый 1 и второй 2транзисторы хранения, первый 3 и второй 4 нагруэочные транзисторы, первую тактовую шину 5, первый 6 и второй 7 транзисторы записи, первый 8 15и второй 9 входы, первый 1 О и второй11 разрядные транзисторы, вторую тактовую шину 12, первый 13 и второй 14транзисторы считывания, первый 15 ивторой 16 выходы, первый 17 и второй 2018 форсирующие транзисторы, первый19 и второй 20 разрядные транзисторы,третий 21 и четвертый 22 транзисторызаписи и третью 23 тактовую шину. 25 30 Триггер на ИДП-транзисторах, содержащий первый и второй транзисторы хранения, причем затвор и сток первого транзистора хранения соединены со стоком и затвором второго транзистора хранения соответственно, первый и второй нагруМочные транзисторы, истоки которых соединены со стоками первого и второго транзисторов хране" ния соответственно, а затворы подклюТриггер работает следующим образом.Во время действия тактового импульса(12) происходит заряд узлов 24 и 25 (фиг1) до напряжения"т аппо, где О, - амплитуда тактовых импульсов; 11 - пороговое напряжение транзисторов (момент времени То - с, фиг.2). Во время действия тактового импульса Р, (5) может35 происходить запись информации в триг гер. Запись происходит высоким уров-, нем напряжения на одном из входов 15 или 16 триггера. В момент времени(фиг.2) узел 26 разряжается до нулевого потенциала через транзисторы 2 и 11, а узел 27 заряжается до напряжения 11 = 11 - Б через транзистор 6 (при этом цепь разрядатранэисторзакрыт). Если запись ин формации в триггер не происходит (момент времени с - с ), то он сохраняет свое предыдущее состояние, при этом узел 26 подзаряжается емкостным током от узла 24 через транзистор 3, а узел 25 разряжается до нулевого потенциала через транзисторы 2, 4 и 11. Разряд узла 25 до нулевого потенциала приводит к уменьшению емкости между первой тактовой шиной 5 и узлом 25 до величины емкости перекрытия затвор - сток, затвор - истокПоэтому при уменьшении напряжения на тактовой шине 5 до нуля в узле 25 не будет выброса напряжения обратной полярности, как в случае, если вместо форсирующих транзисторов 17 и 18 используются емкости. Затем во время действия тактового импульса Р (12) происходит заряд узлов 24 и 25, при этом неосновные носители, накопленные под затворами нагрузочных транзисторов 3 и 4, рекомбинируют на источнике тактового напряжения. При записи противоположной информации в триггер процесс симметрично повторяется. Транзисторы 13, 14 считывания подключают выходы триггеров 15, 16 к узлам 26, 27 хранения через транзисторы 3, 4 только на время действия тактового импульса Р, (5), все остальное время информация на выходах триггера остается неизменной.В предложенном триггере исключена возможность логических состязаний сигналов записи за счет того, что третий и четвертый транзисторы 21, 22 записи открыты в разные промежутки времени: транзистор 21 открыт в момент действия тактового импульсами а транзистор 22 - в момент действия тактового импульса Р (фиг.2). Поэтому в любой момент времени триггер может установиться только в одно состояние. В данном триггере один из входов обладает приоритетом - вход 9 (фиг.1). Зто означает, что если сигналы записи по обоим входам 8, 9 приходят за один период тактового генератора Т (промежуток времени на фиг.2), то на выходах 15, 16 триггера, подключенных в момент действия тактового импульса, состояния не изменяются - на выходе 15 остается логический "0", а на выходе 16 - логическая "1". Исключение возможности логических состязаний увеличивает помехозащищенность триггера и повышает надежность его работы. формула изобретенияитель ДКовалдинМ.Ходанич Со Те ктор М.Келеме оррект имокос аказ 3586/52 589 Подлственного комитета СССРбретений и открытий, Ж, Раушская наб., д Тираж ВНИИПИ Госуда по делам из 113035, Москво роизводственно-полиграфическое предпри год, ул. Проектная,3 13 чены к первой тактовой шине триггера, первый и второй транзисторы записи, истоки которых соединены со стоками первого и второго транзисторов хранения соответственно, а стоки являются установочным входом и входом сброса триггера соответственно, о т л и - ч а ю щ и й с я тем, что, с целью повышения надежности работы, в триггер введены первый и второй разрядные транзисторы, стоки которых соединены с истоками первого и второго транзисторов хранения соответственно, затворы подключены к первой тактовой шине триггера, а истоки - к второй тактовой шине триггера, первый и второй транзисторы считывания, истоки которых соединены со стоками первого и второго нагрузочных транзисторов соответственно, затворы подключены к первой тактовой шине триггера, а стоки являются прямым и инверсным выходами триггера соответственно, первый и второй форсирующие транзисторы, истоки и стоки которых подключены кпервой тактовой шине триггера, а затворы соединены со стоками первого и 5второго нагрузочных транзисторов соответственно, первый и второй зарядные транзисторы, затворы и стоки которых подключены к второй тактовойшине триггера, а истоки соединены состоками первого и второго нагрузочных транзисторов соответственно, итретий и четвертый транзисторы записи, стоки которых соединены с истоками первого и второго транзисторов 1 б хранения соответственно, затвор третьего и исток четвертого транзисторов записи подключены к третьей тактовой пщне триггера, а затвор четвертого и исток третьего транзисторовзаписи подключены к второй тактовойшине триггера, затворы первого и второго транзисторов записи соеди,нены со стоками первого и второго транзисторов записи соответ ственно.