Устройство для контроля цифровых узлов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 013040 А 4 С 06 Р 11/00 БРЕТЕНИ ПИСАНИ тельство СССР 11/26, 1975.льство СССР 11/26, 1976,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ А ВТОРСКОМЪ( СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано для поиска неисправностей цифровых схем. Цель изобретения повышение достоверности контроля,,а также расширение функциональныхвозможностей за счет обеспечения контроля последовательностных узлов путемосуществления дополнительного опросарезультатов сравнения на всех выходахпроверяемого и эталонного узлов, чтопозволяет предотвратить ошибочноесрабатывание элементов памяти в промежутках между тактовыми импульсами.Для достижения этой цели устройствосодержит генератор синхроимпульсов,генератор тестов, схему сравнения,группу формирователей импульсов, элемент ИЛИ, элемент задержки, элемент Ии триггер. 1 ил.13041Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых узлов.Цель изобретения - повышение достоверности контроля, а также расширение функциональных возможностей за счет обеспечения контроля последовательностных узлов.На чертеже приведена блок-схема устройства, 1 ОУстройство для контроля цифровых узлов содержит генератор 1 синхроимпульсов, соединенный через первый элемент 2 И со входом генератора 3 тестов, выходы которого являются выходами устройства, схему 4 сравнения, входы которой объединены с входами формирователей 5 импульсов первой и второй групп, элемент 6 ИЛИ, элемент 7 задержки, элемент 8 И, триг гер 9, вход 10 начальной установки, эталонный 11 и проверяемый 12 блоки.Устройство работает следующим образом.Генератор 1 через открытый элемент 2 И запускает генератор 3, стимулирующие сигналы с выхода которого подаются на одноименные входы эталонного блока 11 и блока 12. Реакции блоков 11 и 12 сравниваются в схеме 4 сравнения.Импульсы с выхода генератора 1 через элемент 6 ИЛИ и элемент 7 задержки (на время окончания переходных процессов на фронтах переключения 35 блоков 1112) поступают на вход элемента 8 И, в котором осуществляется опрос результатов сравнения. Кроме того, опрос результатов сравнения производится при любом изменении сос- "0 тояния на любом из выходов проверяемого 12 или эталонного 11 цифровых блоков, в том числе в интервале между тактовыми импульсами. В момент изменения состояния на любом из выхо дов блоков 11, 12 срабатывает соответствующий формирователь 5 и сигнал с его выхода через элемент 6 ИЛИ и элемент 7 поступает на вход элемента 8 И, осуществляя опрос результа та сравнения при изменении состояния узлов 11 или 12, При наличии ошибки сравнения на выходе элемента 8 И вырабатывается сигнал, запускающий триггер 9, сигнал с выхода которого 55 поступает на вход элемента 2 И, запре 027 тактовыхщая прохождениепульсов.Формула изобретенияУстройство для контроля цифровых узлов, содержащее генератор синхроимпульсов, генератор тестов, схему сравнения, эталонный блок, причем выход генератора тестов является выходом устройства для подключения к информационным входам контролируемого цифрового блока и соединен с информационными входами эталонного блока, информационные входы устройства для подключения к выходам контролируемого цифрового блока соединены с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами эталонного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности конт-. роля, а также расширения функциональных возможновтей за счет обеспечения контроля последовательностных блоков, устройство содержит два элемента И, элемент ИЛИ, триггер, элемент задержки и две группы формирователей импульсов, причем выход генератора синхроимпульсов соединен с первыми входами первого элемента И и элемента ИЛИ, выход первого элемента И соединен с входом синхрони-. зации генератора тестов, вход сброса которого является входом сброса устройства для подключения к входу сброса контролируемого цифрового блока, а также соединен с входом сброса эталонного блока и триггера, выход которого соединен с вторым входом первого элемента И, выход схемы сравнения соединен с первым входом второго элемента И, выход которого соединен с единичным входом триггера, выход элемента ИЛИ соединен через элемент задержки с вторым входом второго элемента И, информационные входы устройства соединены с входами формирователей импульсов первой группы, выходы которых соединены с входами элементов ИЛИ с второго по (и+1) - й (где п - число выходов контролируемого цифрового блока), выходы эталонного блока соединены с входами формирователей импульсов второй группы, выходы которых соединены с входами элементов ИЛИ с (и+2)-го по (2 п+1)-й соответственно.1304027 оставитель А.Сиротскехред М.Ходанич Редактор В.Ковт Корре Черни аказ 131 ддисно а СССР наб., д. изводственноВНИИ по д 1130 Тираж 673Государственного комим изобретений и открыМосква, Ж, Раушск графическое предприятие, г. Ужгород, ул. Проектная, 4