Формирователь сетки частот

СОЮЗ СОЕЕТСНИХсОцИАлистическихРЕСПУБЛИК 3,8 4 Н СССРНРЫТИИ АРСТВЕННЫЙ КОМИ Ак изОБРетений ГОСУД ЕНИЯ " ЕЛЬСТВ ВИД о СССР1978. ИСАНИЕ И(54) ФОРМИРОВАТЕЛЬ СЕТКИ ЧАСТОТ (57) Изобретение может быть использовано в аппаратуре обработки цифровой информации, в злектронных хронизаторах и измерителях времени, Целью изобретения является расширение функциональных возможностей н повыщение надежности формирователя. Для достижения цели в него введены1 1287257 А блок 5 памяти, анализатор 4 переполнений, а датчик 2 номера каналавыполнен в виде счетчика адреса.Формирователь также содержит формирователь 6 опорной частоты, датчик2 номера канала, счетчик 3 тактов,блок 8 сравнения, дешифратор 9 адреса, датчик 1 кода. Данный формирователь сетки частот позволяет формировать последовательности импульсов с частотой следования импульсов,понижающейся с увеличением номеравыхода с относительным коэффициентом кратности. В описании приведенатакже формула частоты следования им"пульсов на выходе, соответствующейадресу Датчика 1. 1 ил,1 12872Изобретение относится к импульсной технике и может быть использовано в аппаратуре обработки цифровой информации, в электронных хронизаторах и измерителях времени.Целью изобретения является расширение функциональных возможностейи повьппение надежности Формирователя.На чертеже приведена функциональная схема формирователя сетки частот.Формирователь сетки частот содержит датчик 1 кода, выполненный, иа"пример, на запоминающем устройстве(ЗУ), датчик 2 номера канала, выполненный, например, на счетчике, счетчик 3 тактов, счетный вход которогосоединен с выходом анализатора 4переполнений, информационные входы свыходами блока памяти, состоящего иэоперативного запоминающего устройства (ОЗУ) 5, а выходы соединеныс информационными входами ОЗУ 5,вход формирователя б опорной частоты соединен с входной шиной 7, выхо 25ды формирователя 6 соединены с тактовым входом датчика 2, с входом записи ОЗУ 5, с входами синхронизациианализатора 4 переполнений, с входом записи счетчика 3 и с входомсброса блока 8 сравнения, дешифратор 9 каналов, адресные входы которого соединены с выходами датчика 2 ис адресными входами датчика 1 и ОЗУ5, выходы соединены с выходными шинами 10, стробирующий вход дешифратора9 соединен с первым выходом блока 8сравнения и с установочным входомсчетчика 3, первая группа информаци 4 Оонных входов блока 8 сравнения соединена с выходами счетчика 3, втораягруппа информационных входов соединена с выходами датчика 1, второйвыход блока 8 сравнения кодов соединен с информационным входом анализа"45тора 4 переполнений, выход которогосоединен с входом синхронизации блока 8 сравнения.Анализатор 4 содержит два Э-триггера 11, 12 Р-вход первого из которых соединен с информационным входоманализатора 4 переполнений, инверсный выход - с В-входом второго Этриггера 12, выход которого соединенс выходом анализатора 4 переполнений,с С-входом первого Э-триггера 11,установочньп вход которого соединенс первым входом синхронизации анали 57 2затора 4 переполнений, второй входсинхронизации и счетный вход которого соединены с установочным входоми с С-входом второго В-триггера 12.Блок 8 сравнения формирователя сетки частот содержит элемент 13 равенства кодов, первая и вторая группывходов которого соединены соответственно с первой и второй группамивходов блока 8 сравнения, выход - сВ-входом триггера 14 и с вторым выходом блока 8 сравнения, вход сбросакоторого соединен с входом сбросаблока 8 сравнения, С-вход - с входомсинхронизации блока Я,сравнения, прямой выход - с выходом блока 8 сравненияФормирователь сетки частот работает следующим образом.Начиная с момента переполнениядатчика 2, при котором анализатор 4устанавливается в начальное состоя"ние и датчик 1 и ОЗУ 5 выдают содер.жимое по адресу "0", в каждом такте,сформированном Формирователем 6, записывается результат сравнения содержимого в ОЗУ 5 и датчика 1 в Ртриггер 11.В-триггер 11, установленный импульсом с выхода переноса датчика 2в единичное состояние, устанавливается в состояние "0" по С-входу припервом же сигнале О" (неравенство)с выхода элемента 13, после же перехода Р-триггера 11 в состояние "0"может быть сброс только по входу сброса, т.е, импульсом переноса датчи"ка 2,Такой режим обеспечивается тем, что состояние Э-триггера 11 в каждом такте переписывается в В-триггер 1 2, который в том же такте с задержкой по времени принудительно устанавливается в состояние. "1", таким образом, на его выходе формируется отриЦательный импульс только в том случае, если в В-триггере 11 хранилась "1", т.е, признак переноса иэ предыдущего адреса. Положительный Фронт с выхода В-триггера 12 в этом случае изменяет состояние В-триггера 11 на "0", и следующие импульсы на С-входе В-триггера 11 не изменяют его состояния "1, т.к.формирование отрицательных импульсов. на выходе прекращается.Спадом отрицательного импульса с выхода Э-триггера производится так87257 си которого соединен с первым выходом формирователя опорной частоты,входов блока сравнения подключена квыходам датчика кода, выходы датчиканомера канала соединены с адресными дены блок памяти, анализатор переполнений, а датчик номера канала выполнен в виде счетчика адреса, выходы которого соединены с адреснымивходами датчика кода и блока памяти,20 ходы которого соединены с информаципереполнений соединен с вторым выходом формирователя. опорной частоты,40 третий выход которого подключен к тактовому входу датчика номераканала и входу записи блокапамяти. Составитель В. ЧижовТехред М.Ходанич КорректорВ. Бутяга Редактор М. Циткина Заказ 7725/57 Тираж 899ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3 12 же фиксация признака переноса из данного адреса в 0-триггер 14 и изменение состояния счетчика 3 на единицу, следовательно, содержимого ОЗУ 5 по данному адресу. Таким образом, при равенстве кодов в ОЗУ 5 и датчике 1 в данном адресе и наличии признака переноса из предыдущего адреса (импульса с выхода Э-триггера 12) В-триггер 14 устанавливается по С-входу в единицу и сбрасывается по входу сброса. Положительный импульс с выхода Р-триггера 14, переданный на С-вход дешифратора 9, появляется на выходной шине 10, име" ющей номер, соответствующий данному адресу, а также сбрасывает счетчик 3 и тем самым обеспечивает запись в ОЗУ 5 "0" по данному адресу.Отсюда следует, что на шинах 10 дешифратора 9 последовательности импульсов с частотой следования импульсов, понижающейся с увеличением номера шины с относительным коэффициентом кратности, определяемым содержимым датчика 1 по адресу, соответствующему номеру шины 1 О.Необходимо отметить, что последовательности импульсов на шинах 10 будут сдвинуты друг относительно друга. Частота следования импульсов на шине по соответствующему адресуможет быть определена по формуле1-(Р. = У / ( 2 А . П К)где А - коэффициент пересчета счетчика 2;1 - текущий адрес (=0,1А);К - коэффициент в ЗУпо адресу- входная частота (на шине 7). Формула изобретенияФормирователь сетки частот, содержащий счетчик тактов, вход запиустановочный вход соединен с первымвыходом блока сравнения, первая группа входов которого соединена с выходами счетчика тактов, вторая группа 10 входами дешифратора каналов, о т -л и ч а ю щ и й с я тем, что, сцелью расширения Функциональных возможностей и повышения надежности формирователя, в него дополнительно ввевыходы которого подключены к информационным входам счетчика тактов, выонными входами памяти, счетный входсчетчика тактов соединен с выходоманализатора переполнений и входомсинхронизации блока сравнения, входсброса которого соединен с первым вы"ходом Формирователя опорной частотыи счетным входом анализатора переполнений, первый выход блока сравненияподключен к стробирующему входу дешифратора каналов, второй выход подключен к информационному входу анализатора, переполнений, первый вход синхронизации которого соединен с выходом переноса датчика номера каналов,второй вход синхронизации анализатора