Устройство фазового пуска

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСКРЕСПУБЛИК 19) 1Н 04 Ь 7/00 ОСУДАРС О ДЕЛАМ РЕТЕНИ ЛЬСТ наво СССР1979.ация вых сообще 99-200,ЕННЫЙ КОМИТЕТ СССРЗОБРетений и ОткРытии ПИСАНИЕТОРСНОУ С(54) УСТРОЙСТВО ФАЗОВОГО ПУСКА(57) Изобретение относится к элек-тросвязи. Цель изобретения - расширение функциональных возможностейпутем передачи команд фазового пуска различным абонентам без введениядополнительной избыточности. Устрво содержит на передающей стороне коммутатор 1, формирователь 2 сиглов "Начальное положение , анализатор Зрекуррентной последовательности, регистр 4 сдвига, триггер 5,эл-т И 6, блок 7 сравнения, приэтом анализатор 3 содержит шифратор8, блок 9 памяти, и эл-тов И 10 иэл-т ИЛИ 11; на передающей стороне -коммутатор 2, регистр 13 сдвига,блоки 14 и 5 сравнения, счетчик 16,эл-т ИЛИ 17, дешифраторы 18 и 19,дешифратор 20 команд, дополнительныйэл-т ИЛИ 21. Работа устр-ва основывается на разбиении всей рекуррентной последовательности макс. длинына равные участки. Приемное устр-вокаждого корреспондента осуществляеткак избирательный, так и циркулярный фазовый пуск аппаратуры. 1 з,п.ф-лы 1 илИзобретение относится к электросвязи и может быть использовано всистемах синхронизации по циклам, вчастности в системах с фазовым пуском, которые используют для синхронизации рекуррентный сигнал.Цель изобретения - расширениефункциональных возможностей путемпередачи команд фазового пуска различным абонентам без введения дополнительной избыточности,Устройство фазового пуска содержит на передающей стороне коммутатор 1, формирователь 2 сигналов "Начальное положение", анализатор 3 рекуррентной последовательности, регистр 4 сдвига, триггер 5, элементИ 6, блок 7 сравнения. Анализатор 3рекуррентнойпоследовательности содержит шифратор 8, блок 9 памяти, иэлементов И 10 и элемент ИЛИ 11, Напередающей стороне устройство фазового "пуска содержит коммутатор 2,регистр 13 сдвига, первый блок 14сравнения, второй блок 15 сравнения,25счетчик 16, элемент ИЛИ 17, первыйдешифратор 8, второй дешифратор 19,дешифратор 20 команд, дополнительныйэлемент ИЛИ 21.Устройство фазового пуска работает следующим образом.Работа устройства основывается наразбиении всей рекуррентной последовательности максимальной длины наравные участки. Каждому адресату соответствует свой участок передаваемой последовательности, который в соответствии со свойством рекурренты.начинается и заканчивается вполне определенной комбинацией, записанной врегистре 4 сдвига, Например, последовательность максимальной длины, формируется О-разрядным регистром 4сдвига (1023 бит), разбивается на 10участков длиной 100 бит каждый, чтосоответствует 9 адресам корреспондентов и одному циркуляру. При этом напередаче коммутатор 1, который представляет собой обычный переключатель,устанавливается в определенное положение, соответствующее адресу выбранного корреспондента. На одной из Ивыходных шин коммутатора 1 (Н - число адресов) появится потенциал, поступающий на формирователь 2. 551По сигналу "Пуск" с выхода триггера 5 формирователь 2 в зависимостиот адреса устанавливает разряды регистра 4 сдвига в требуемое начальное положение, одновременно триггер 5 с помощью элемента И 6 замыкает цепь обратной связи регистра 4 сдвига. Под действием тактовых импульсов на выход устройства поступает рекур-рентная последовательность, начиная с записанной начальной комбинации, до тех пор, пока в регистре 4 сдвига не окажется комбинация, соответствующая концу заданного участка последовательности. Зта комбинация выделяется с помощью анализатора 3, на который по одной из п-входных шин поступает сигнал от коммутатора 1. При этом в зависимости от выбранного адреса шифратор 8 устанавливает 1 ячеек блока 9 памяти в состояния, соответствующие конечной 1-разрядной комбинации участка рекуррентной последовательности. С поступлением каждого тактового импульса на входы элементов 1 П совпадения происходит сравнение состояния разрядов регистра 4 сдвига с комбинацией, записанной в блоке 9 памяти. При одинаковых состояниях на выходах всех элементов совпадения появятся "0", при этом на выходе элемента ИЛИ 11 появится сигнал 0 который переключит триггер 5 в исходное состояние.1Передача заданного участка рекуррентной последовательности, соответствующей конкретному адресату, прекращается. На приеме входной сигнал через коммутатор 12 поступает на вход регистра 13 сдвига и на первый блок сравнения. При приеме безыскаженного зачетного участка рекуррентной последовательности на выходе счетчика 16 появляется сигнал, который с помощью коммутатора 12 отключает вход устройства и замыкает цепь обратной связи регистра 3 сдвига, который начинает автономное формирование участка последовательности до выделения конца участка рекуррентной последовательности дешифраторами 19 или 20. Второй дешифратор 19 у каждого корреспондента выделяет только свою определенную комбинацию конца участка рекуррентной последовательности, Дешифратор 20 команд - одина- . ковый у всех корреспондентов (дешифратор циркулярного сообщения). Если для циркуляра выбран последний участок рекурренты, то дешифратор 20 команд выделяет комбинацию, соответст1282347 вующую концу рекуррентной последовательности.Таким образом, приемное устройство каждого корреспондента может осуществлять как избирательный, так и циркулярный фазовый пуск аппаратуры. Формул а изобретения Составитель Н.ЛебедянскаяТехред В. Кадар Редактор Н.Егорова Корректор А, Обручар Тираж б 37 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 7288/59 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Устройство фазового пуска, со держащее на передающей стороне триггер, вход "Запуск" которого является входом устройства, блок сравнения, элемент И, а также регистр сдвига и анализатор рекуррентной последователь ности, информационные входы которого соединены с выходами разрядов регистра сдвига выходы соответствующих разрядов которого соединены с первым и вторым входами блока сравнения, 20 выход которого соединен с первым входом элемента И, выход которого соединен с информационным входом регистра сдвига, второй вход элементаИ соединен с выходом триггера, вход 25 "Установка" которого соединен с выходом анализаторарекуррентной последовательности, а на приемной стороне содержит первый и второй дешифраторы, регистр сдвига, первый и второй 30 блоки сравнения, счетчик, элемент ИЛИ икоммутатор, выход которого соединен с информационным входом регистра сдвига, выходы разрядов которого соединены с соответствующими 35 входами первого и второго дешифраторов, информационный вход коммутатора соединен с первым входом первого блока сравнения, второй вход которого соединен с первым управляющим входом 40 коммутатора и выходом второго блока сравнения, первый и второй входы которого соединены с выходами соответствующих разрядов регистра сдвига, при этом выход первого дешифратора . 45 соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнения и входом "Установка" счетчика, выход которого соединен с вторым управляющим входом коммутатора, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем передачи команд фазового пуска различным абонентам без введения дополнительной избыточности, введены на передающей стороне коммутатор и формирователь сигналов "Начальная установка, выходы которого соединены с установочными входами регистра сдвига, при этом вход "Запуск" триггера соединен с входом "Запуск" формирователя сигналов "Начальная установка", информационные входы которого соединены с выходами коммутатора и с управляющими входами анализатора рекуррентной последовательности, а на приемной стороне введены дешифратор команд и дополнительный элемент ИЛИ, входы которого соединены выходами разрядов регистра сдвига, при этом выходы второго дешифратора и дешифратора команд соединены с соответствующими входами дополнительного элемента ИЛИ, выход которого является выходом устройства.2Устройство по п.1, о т л и - ч а ю щ е е с я тем, что анализатор рекуррентной последовательности содержит последовательно соединенные шиФратор и блок памяти, п элементов И (и-число разрядов регистра сдвига) и элемент ИЛИ, выход которого является выходом анализатора, при этом выходы блока памяти соединены с первыми входами соответствующих элементов И, вторые входы которых являются информационными входами анализатора, рекуррентной последовательности,а выходы элементов И соединены со входами элемента ИЛИ, при этом входы шифратора являются управляющими входами анализатора рекуррентной последовательности.