Устройство для передачи и приема сигналов

(" ПИСАНИЕ ИЗОБРЕТЕН е ЕРЕ,АЧИ И ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ташкентский электротехнический институт связи(56) Патент Великобритании 9 129533 кл. Н 4 П, опублик. 1971.Отчет ВНИИ ядерной геохимии и г офизики по теме 7.111,1/101/143- 2/310, 1971.(54) УСТРОЙСТВО ДЛЯ П ПР ЕМА СИГНАЛОВ(57) Изобретение относится к области телемеханики и может быть использовано для передачи измерительной информации по каротажному кабелю при геофизических исследованиях. Цельизобретения - повышение достоверности устройства. На передающей сторонеаналоговые сигналы с датчиков преобразуются в последовательность фазоимпульсно-модулированных сигналов.На приемной стороне селектор импульсов выделяет из этого сигнала канальные импульсы, которые с помощью распределителя преобразуются в широтноимпульсно-модулированные сигналы,Эти сигналы сначала с помощью интегратора преобразуются в амплитудно-мо.дулированный сигнал, а затем запоминаются в элементах памяти. Считыва"емые с элементов памяти сигналы пос"тупают затем на вход фильтров нИжнихчастот. 1 ил.Ф ор мула. чэобретения 1 . 128Изобретение относится к телемеханике и может быть использовано дляпередачи измерительной информации пскаротажному кабелю при геофизическихисследованиях.Цель изобретения - повьппение достоверности устройства.На чертеже представлена функциональная схема устройства.Устройство содержит передающую,сторону 1, линию 2 связи и приемную,сторону 3, на передающей стороне 1 - :датчики 4, 4, усилители 5,5, генератор 6 тактовых импульсов,фазоимнульсные модуляторы 7, , 7 к,блок 8 согласования, на приемной стороне 3 - фильтр 9 верхних частот,усилитель 10, селектор 11 импульсов,распределитель 12, элементы 13 и 14задержки, интеграторы 15, , 15 к,элементы 16 , 16 аналоговойпамяти, фильтры 17, . , 17 нижних частот.Устройство работает следующим .образом.Сигнал с выхода датчика 4 усиливается усилителем 5 и подается напервый вход фазоимпульсного модулятора 7 . Модулятор 7 первого каналазапускается импульсом генератора 6 изатем запускает модулятор 7 второгоканала по второму входу. Далее каж-.дый последующий модулятор запускается с выхода предыдущего, Выход так"тового генератора 6, а также выходывсех модуляторов 7 подключены к вхо-,дам блока 8 согласования с линией 2связи, который осуществляет электрическую развязку и согласует выходыуказаьных устройств с линией связи 2.й выхода линии 2 последовательность тактовых и канальных импульсовпоступает на вход фильтра 9 верхнихчастот, усиливается усилителем 10 иподается на вход селектора 11 импульсов, который осуществляет разделениетактовых и канальных импульсов. Канальные импульсы с первого выходаселектора 1 1 импульсов поступают напервый вход распределителя 12, Тактовые импульсы.с селектора 11 импульсов поступают на вход элемента 13задержки, на выходе которого формируется импульс, сдвинутый по времениотносительно тактового приблизитель"но на 5 мкс, На выходе элемента 14задержки формируется импульс, сдвинутый по времени относительно такто.ваго приблизительно на 10 мкс. 2183 2 Распределитель 12, представляющийсобой сдвиговый регистр, служит дляпреобразования фИМ сигналов в ШИМсигналы и, одновременно, для разделения каналов, й выхода распределителя 12 ШИМ сигналы поступают на входыканальных интеграторов 151, , 15,которые служат для преобразованияШИМ сигналов на АИМ сигналы. Выходы10 интеграторов подключены к входамэлементов 16.16 аналоговойпамяти.Совместная работа интегратора 15и элемента 16 аналоговой памяти происходит в следующей последователь".ности.При появлении тактового импульсана втором выходе селектора 11 импульсов происходит "обнуление" всех эле 20 ментов 16 , , 16 к. Следующим импульсом с выхода элемента 13 задержкиосуществляется запись потенциала выхода интегратора 15, полученного путем интегрирования ШИМ сигнала пре"25дыдущего такта в элемент 16, Импульсом с выхода элемента 14 задержки,происходит "обнуление" интеграторов15 , 15, всех каналов и, одновременно, установка в исходное сосЗ 7 тояние распределителя 12. По мерепоступления на первый вход распределителя 12 канальных импульсов происходит поочередная работа интеграторов 15 , 15,С приходом очередного тактовогоимпульса весь цикл повторяется. Такимобразом, на выходе элементов 16, 16 получают сдвинутую на одинтакт по отношению к входу последовательность модулированных по амплитуде импульсов, которые поступают на входы фильтров 171, , 17 нижних частот. С выходов фильтров сигналы поступают на выходы устройства.При отсутствии модуляции в канале на входе фильтра 17 этого канала присутствует постоянная поставляющая канала, поступающая с выхода интегратора. Начальнач балансировка фильтра 17 осуществляется таким образом, что при напряжении Од на его входе напряжение на выходе равняется нулю. Устройство для передачи и приемасигналов, содержащее на гередающейстороне датчики, выходы которых че12821 Составитель И. АртамонаТехред Л.Олейник амборская едактар Н. Бабакаэ 7272/50 рект ир иска омитета СССР ВНЖПИпа113035, М осударственного лам изобретений ква, Ж, Раушс открытии я наб., д. 4/ тная, 4 1 раизвадственно-полиграфическое предприятие, г. Ужгород, ул. рез соответствующий, усилитель соединены с первыми входами соответствую-щего фазоимпульснага модулятора, вы".ход каждого из которых подключены квторому входу последующего фаэаимпульснаго модулятора и к соответствующему первому входу блока согласования, выход генератора тактовых импульсов соединен с вторыми входамипервого фазоимпульснога модулятора 1 Ои блока согласования, выход которогоподключен к входу линии связи, наприемной стороне фильтр верхних частот, выход которого через усилительподключен к входу селектора импульсов, первый выход которого соединенс первым входом распределителя, вы"ходы которого подключены к первымвходам интеграторов, фильтры нижнихчастот, выходы которых являются вы 83 4ходами устройства, выход линии связисоединен с входом фильтра верхнихчастот, о т л и ч а ю щ е е с я тем,чта, с целью повышения достоверностиустройства, в него на приемной ста-.ране введены элементы аналоговойпамяти, первый и второй элементы задержки, второй выход селектора импульсов соединен с первыми входамиэлементов аналоговой памяти и черезпервый элемент задержки с вторымивходами элементов аналоговой памятии с входом второго элемента задержки, выход которого подключен к второму входу распределителя и к вторымвходам интеграторов, выходы которыхсоединены с третьими входами соответствующего элемента аналоговойпамяти, выходы которых подключены квходам фильтров нижних частот,