Матричный коммутатор

3 К 17 00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИОАНИЕ И А ВТОРСНОМУ СВИДЕТЕЛЬ(72) О, Х. Ким, В, А, Шербанов,ук и С, Н, Шарыгин82(088.8)ское свидетекл. Н 03 К ТАТО ИЧНЪ 1 И КО ретение о оммутацио матричным 54) МАТ 57) Изо носится к элек ной технике, а ннои коммутаторам сов, выполненным нно запомина в виде б Цель изо ием сиг льших и ретения тегра ных схем,шение числ льство СС1 7/00,уме чет спользованияируюшей шин упракак дляячейки,астрой комму я самои ко ац си гн алов одство содержи шин стройвер хит оризонтальные Г, Г. Савч (53) 621, 3 (56) Автор У 1075409, 15,03,82,Зарубеж Электроник рис 18 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ая электронная техника,1977, У 15, с, 62, 801275753 ЕТЕНИЯ;"1275753 тикальнье коммутируемые шины, в каждой точке пересечения которых расположены Э-триггер 2 и первый транзисторный аналоговый ключ 3, В устройство введены дополнительные аналоговые ключи 4,5,6, управляемые входы которых соединены с управляющей шиИзобретение относится к электронной коммутационной технике и можетбыть использовано для создания коммутационных полей на основе большихинтегральных схем, 5Цель изобретения - уменьшение числа внешних шин управления коммутатором эа счет использования как длянастройки коммутирующей ячейки, таки для самой коммутации сигналов одних 0и тех же горизонталыых и вертикальных коммутируемых шин путем введения двух дополнителыых ключей длянастройки и одного нормально замкнутого аналогового ключа в цепь коммутации,На чертеже показана принципиальная схема коммутатора при использовании в качестве ключей МДП-транзисторов, 20Устройство содержит коммутирующнеячейки 1, расположенные в матричномпорядке. Каждая ячейка состоит из0-триггера 2, аналогового ключа 3,первого 4 и второго 5 дополнительныхключей и нормально замкнутого ключа 6,Управляющими входами ключей являются затворы МДП-транзисторов Коммутирующие ячейки 1 объединены односменными выводами по строкам и столбцам соответственно горизонтальными7 и вертикальными 8 коммутируемымишинами. Прямой выход Р-триггера 2соединен с управляющим входом аналогового ключа 3, который включен последовательно с нормально замкнутыманалоговым ключом 6 между горизон"тальной 7 и вертикальной 8 коммутируемыми шинами, Дополнительные клю-фчи 4 и 5 включены соответственномежду 0-входом Э-триггера 2 и горизонтальной коммутируемой шиной 7,ной разрешения настройки, Уменьшение числа шин позволяет уменьшитьвнутренние паразитные емкости, чтообеспечивает большую помехоустойчивость и чистоту диапазона коммутируемых сигналов, 1 ил,С-входом того же триггера и вертикальной коммутируемой шиной 8, Управляющие входы нормально замкнутогоаналогового ключа 6 и дополнительныхключей 4 и 5 подключены к шине 9настройки матрицы,Устройство работает следующим образом,Состояние коммутирующей ячейки 1определяется 0-триггером 2. В режиме настройки на шину 9 настройкиматрицы подается единичный сигнал,Нормально замкнутый аналоговый ключ6 при этом закрыт, а дополнительныеключи 4 и 5 открыты, От устройствауправления последовательно на каждуюиз горизонтальных коммутируемых шин7 подаются единичные сигналы, которые обеспечивают запись логической"1" в П-триггер выбранного столбца,Выбор столбца производится одновременно подачей единичного сигналана вертикальные коммутируемые шины8, После соответствующего числа тактов настройки аналоговые ключи 3всех коммутирующих ячеек 1 принимают состояния, соответствующие кодамнастройки, и коммутатор готов к работеКоммутируемые сигналы передаютсямежду соответствующими горизонтальными 7 и вертикальными 8 коммутируемыми шинами только через аналоговые ключи 3 тех коммутирующих ячеек1, Э-триггеры 2 которых установленыв единичное состояние, При этом сигнал шины 9 настройки матрицы приоб-.ретает нулевое значение и нормальнозамкнутый аналоговый ключ 6 переходит в проводящее состояйие, а дополнительные ключи 4 закрываются.Благодаря минимальному числу шинуправления коммутатором может быть1275753 обеспечена высокая интеграция в БИСматричных коммутаторов на основеинтегральной технологии,Составитель В. ЛементуевРедактор В. Петраш Техред Л.Сердюкова Корректор С, Шекмар Заказ 6580/56 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5% Матричный коммутатор, содержащий матрицу коммутирующих ячеек, объединенных одноименными выводами по строкам и столбцам соответственно О горизонтальными и вертикальными коммутируемыми шинами, каждая иэ которых состоит иэ 0-триггера и аналогового ключа, управляющий вход которого подключен к выходу О-триггера, а один15 из аналоговых выводов - к горизонтальной коммутируемой шине, о т л и ч а ю щ и й с я тем, что, с цельюуменьшения числа внешних шин управления, в каждую коммутирующую ячейку введены нормально замкнутый аналоговый ключ и два дополнительных ключа, управляющие входы которых под"ключены к шине настройки матрицы,П-вход 0-триггера через первый .дополнительный ключ подключен к горизонтальной коммутируемой шине соответствующей строки, а С-вход того жетриггера подключен к вертикальнойкоммутируемой шине соответствующегостолбца, нормально замкнутый аналоговый ключ включен между вторым выводом аналогового ключа и соответствующейвертикальнойкоммутируемой шиной .