Приемное интервально-кодовое устройство

.,801261130 А 1 Н 04 1. 25/38 ГОСУДАРСТВЕН%И КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТОИЙ И ОТНРЫТЮ(57) Изобретение относится к электросвязи. Повьиается быстродействие при увеличении длины кодовых комбинаций . Устройство содервит входной согласукаий блок 1, блок управлечия 2, счетчик Э, буферный регистр 4, г-р такто(21) 390902/24-09(56) Авторское свидетельство СССРФ 46927, кл. Н 04 Ь 25/38, 1972.Авторское свидетельство СССРФ 029422, кл, Н 04 Ь 25/38, 198. вых импульсов 5, дсаифратор полярности 6, реааовий блок 7, блок сравнения кодовых комбинаций 8, распределитель (Р) 9, коммутатор 10, накопитель (Н) 1, регистр сдвига (РС) 12, и элемент И 13, Прием информации осуаествляется до тех пор, пока не будут приняты и записаны через конкутатор 10 в Н 11 все знаки кодограюаа, при этом во всех разрядах РС 12, д.б. записаны "1". Тогда элемент И 13 выдает сигнал, сбрасывающий РС 12 и Р 9исходное состояние и разрезаний всчитывание информации на испштненне. Т, обр на передакеув сторону передается сигнал "Квитанцья".Цель достигается введением Р 9, коммутатора 10, Н 11, РС 12 и элемента И 13. 1 кл,Изобретение относится к электросвязи и мокет быть использовано в системах передачи информации.Целью изобретения является повюаение быстродействия при увеличении 5длины кодовых комбинаций.На чертеае изобрааена структурная злектрячвсхая схема предлокенного устройства.Приемное интервально-кодовое устройство содераит входной согласующий блок 1, блок 2 управления, счетчик 3, буферный регистр 4, генератор 5 тактовых импульсов, деаифратор 6 полярности, реаающий блок 7, блок 8 сравнения кодовмх комбинаций, распределитель 9коммутатор 10, накопитель 1, регистр 12 сдвига, элемент И 13.20Устройство работает следующим образом.При поступлении первой посылки входной согласующий блок 1 выдает в дедяфратор 6 полярности сигнал о полярности поступившей посылки, который эаломииается и запр.щает прохоадеиие других сигналов от входного согласующего блока 1, кроме сигнала о поступлении последнеЯ посылки. По сигналу о поступлении первой посылки дешнфраор полярности 6 запускает генератор 5 тактовых импульсов и выдает сигнал в блок 2 управления, который эадераивается на один такт работы35 генератора 5 тактовых импульсов и поступает на его счетньф вход. При поступлении второй посылки входной согласующий блок 1 выдает в блок 2 управления сигнал о полярно 40 сти посылки, который запоминается, запрещает поступление сигнала о поступлении третьей посылки той ке полярности для считывания информации с выходов двоичного счетчика 3, открьг 45 вает выходы двоичного счетчика 3 и входы буферного регистра 4 и готовит цепь выдачи сигнала управления на открытие входов буферного регистра 4 и включения блока 8 сравнения кодовых комбинаций. Если вторая посылка поступила полозительной полярности, то блок 2 управления открывает пря- . мые адьо:оды двоичного счетчика 3, а если отрицательная, то - инверсные, при этом кодовая комбинация записывается в шразрядов буферного регистра 4. При поступлении третьеЯ посылки входноЯ согласующий блок 1 выдает в блок 2 управления сигнал о полярности по ылки, ко-орый, если полярностьтретьеЯ посылки противоположна второй, запоминается, поступает на открытие входов двоичного счетчика 3 и запрещает прохолдение любых других посылок, в том числе и локных, на открытие информационных выходов двоичного счетчика 3, Если посылка пололательная, 1 о открываются прямые выходы двоичного счетчика 3, а если отрицательная, то - инверсные, н кодовая комбинация поступает на вход блока 8 сравнения кодовых комбинациЯ.Кроме того, по сигналу о третьей посылке блох 2 управления открывает информационные швыходы буферногорегистра 4 и полает сигнал на включение блока 8 сравнения кодовых комби- нацнЯ. Если кодовые комбинации с вы"ходов двоичного счетчика 3 и буферного регистра 4 поразрядно совпадут, то блок 8 сравнения кодовых комбинаций вцдает сигнал в решаккхнй блок 7, который запоминается его первоЯ ступенью.При поступлении четвертой посылки входной согласующий блок 1 вьщает сигнал о полярности посылки, когорь, поступает в дешифратор 6 полярности. Если полярность четвертой посылки противоположна первой н она поступила одновременно с импульсом переполнения двоичного счетчика 3, то дешифратор 6 полярности записываег в старший разряд буфсрного регистра 4 "1", если первая посылка была лолокительная, а последняя отрицательная, то -"1" и выдает сигнал з решающий)блок 7, При э 1 ом решаюоуй блок 7 вцдает сигнал, открывающий информационные входы коммутатора 10 н записывает "1" в первый разряд регистра 12 сдвига, вхо которого подготовлен к записи решаихцим сигналом с первого выхода распределителя 9. Кроме того, этим ае разрешающим сигналом открьгваются первые ш ключей коммутатора 1 О, через которые информацию с выхода буферного р"гистра 4 запоминают в первых ш элементах памяти накопителя 11.Импульс переполнения двоичногосчетчика 3 поступает в блок 2 управления, где задерживается на время, необходимое для записи информации вСоставитель О. ГеллерРедактор М. Недолу.ско Техред М.Ходанич Корректор А. Зииокосов Заказ 5247/59 Тирам 624 Подписное,ВНИИПИ Государственного комитета СССР по делам иэобретении и открытий 113035, Москва, Ж, Раущская наб., д. 4/5Производственно-полиграфическое предприятие, г. Уюгород, ул. Проектная, 4 3 126какопитель 11. Задфраанный сигнал сбрасывает в исходное состояние элементы памяти блока 2 управления, деакфратора 6 полярности, рещающего блока 7, буферного регистра 4 н дво ичный счетчик 3 и, кроме того, поступает на вход распределителя 9, сигнал с которого поступает на вход регистра 12 сдвига и открывает вторые щ ключей коммутатора 10, цикл приема второго и последующих знаков повторяет цикл приема первого. При этом распределитель 9 делает щ последовательных переключений, подключая очередные щ входов накопителя 1 1 через г 5 коммутатор 10 к выходам буферного регистра 4,и регистр 12 сдвига считает правильно принятые знаки. Прием информации осуществляется до тех пор, пока ке будут приняты и записаны в И накопитель 11 все знаки коаогражчы, при этом эо всех разрядах регистра 12 сдвига доланы быть записаны "1".Тогда элемент И 13 выдает в накопитель 1 сигнал, реэрешающий считывание информации на исполнение, сбрясы. вает регистр 12 сдвига и распределитель 9 в исходное сг 1 стояиие,а на игрыдаю. щую сторону передают сигнал иКлитииия30 формула иэобретения Приемное интервально-кодовое устройство, содержащее входной согласующий блок, первый и втс. ой выходы ко- ц торого соединены соответственна с пер вым и вторым входами блока управления и соответственно с перьья н вторым входами дещифратора полярности, первый выход которого соединен с пер. 4 О вым входом решающего блока, второй вход которого подключен к первому выходу счетчика, к третьему входу дещифратора полярности и к третьему входу 41 ока управления, четвертый 45 вхэд которого подключен к второму вь- коду дешифратора полярности и к входу генератора тактовых импульсов, единичный выход которого соединен с пя-.тым входом блока управления, первыйвыход которого соединен с четвертьв 4входом девифратора полярности, третий выход которого соединен с лервьв 4входом буферного регистра, второйвход которого подключен к второму выходу блока управлениятретий выходкоторого соединен с первым входомсчетчика, вторые выходы которого подключены к третьим входам буферногорегистра н к первым входам блока сравнения кодовых комбинаций, вторые входы которого подключены к первым выходам буферного регистра, при отом выход блока сравнения кодовых комбикаций соединен с третьим входом реааю"щего блока, о т л и ч а ю щ е е с ятем, что, с целью повьаения быстродействия при увеличении длины кодовыхкомбинаций, в него введены реги трсдвига, элемент И, коммутатор, нако.питель и распределитель, выходы которого соединены с первыми входами ком"мутатор и с первыми входаю регистрасдвига, выходы которого подключены квходам элемента И, выход которого соединен с первым входом накопителя, свторью входом регистра сдвига и с пер.вым входом распределителя, второйвход которого подключен к четвертомувыходу блока управления, к пятому входу дешифратора полярности, к второмувходу счетчика, к четвертому входубуферного регистра и к четвертомувхг 1 д; решающего блока, выход которогосоединен с третьим входом регистрасдвига и с вторьм входом коммутатора,выходы которого соединены с вторькквходами накопителя, причем первые ивторой выходы буферного регистра подключены соответственно к третьим ичетвертому входам коммутатора, а инверсный вмкод ген ратора тактовых им"пульсов соединен с шестым входомблока управления.