Устройство для умножения частотыследования периодическихимпульсов

(71) Заявитель 54) УСТРОЙСТВО ДЛЯ УИН ПЕРИОДИЧЕСКИХИзобретение относится к автоматике и вычислительной технике и,может найти применение в цифровых устройствах различного назначения, например в цифровых преобразователях и измерительных приборах, в системах автоматического . управления и т.д.По основному авт,св. У 357 б 68 известно устройство для умножения частоты следования периодических импуль 1 О сов, содержащее делитель опорной частоты, входной счетчик импульсов, входной формирователь, выходной счетчик импульсов, запоминающрй регистр, выходной формирователь, блок управления, блоки элементов И Я .Однако известное устройство имеет недостаточную точность умножения.частоты следования периодических импульсов, обусловленную тем, что после каждого цикла подсчета импульсов с выхода делителя опорной частоты в нем остается остаток, величина которого может достигать значения единицы ОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАИМПУЛЬСОВ 2младшегО разряда, во входном счетчике импульсов. В результате фактическое значение частоты выходных импульсов оказывается меньше истинного. В особенности данный недостаток проявля ется при высоких значениях умножаемой частоты и малом значении коэффициента умноженияЦелью изобретения является повышение точности умножения.Поставленн я цель достигается тем, что в устройство для умножения частоты следования периодических импульсов, содержащее делитель опорной частоты, счетчик импульсов, счетчик импульсов опорной частоты, входной и выходной формирователи, запоминающий регистр, блок управления, первый выход которого подключен к нулевым входам всех разрядов делителя опорной частоты и запоминающего регистра, нулевой выход каждого разряда счетчика импульсов соединен с первым входом первого блока элементов И, втодовый элемент И, один вход которого. является управляющим, а остальные входы дешифратора 10 являются информационными, соединенными соответственно с дополнительными выходами делителя 1 опорной частоты.Устройство работает следующим обрзом.Импульсы опорной частоты Г, со входа 13 поступают на вход делителя 1 опорной частоты, коэффициент .деления которого равен заданному коэффициенту умножения Е, и на вход выходного счетчика 4 импульсов. Импуль". сы с основного выхода делителя 1 опо 1- ной частоты, частота следования ко 1 орых равна 1 оя Ц подаются через эле- мент ИЛИ 11 на нулевой .вход триг. - гера 12. На выходе дешифратора 10 также формируются импульсы с частотой следования 10 яМ, которые по фазе опеФрежают импульсы на основном выходе делителя 1 опорной частоты на половину периода. Каждым импульсом с выхода дешифратора 10 триггер 12 устанав-ливается в состояние ф 1", а очередным импульсом с основного выхода де- лителя 1 опорной частоты, следующим за импульсом на выходе дешифратора 10, триггер 12 устанавливается в состояйюе "О". При этом с его выхода на счетчик 2 импульсов поступают импульсы также с частотой следований, равной 1 оК . Каждый импульс умножаемой частоты 1 н со входа 13 поступает через входной формирователь 3 и блок 7 управления. При этом на соответствующих выходах блока 7 управления каждый раз формируются три следующие друг за другом сигнала. Сигнал с первого выхода блока 7 управле"ния устанавливает в состояние "О" всеразряды делителя 1 опорной частоты,регистра 5, а также закрывает навремя, равное длительности импульса, дешифратор 10 по управляющемувходу для исключения прохождения наединичный вход триггера 12 помех, которые возможны при сбросе делителя 1опорной частоты. Кроме того, сигнал с первОго выхода блока 7 управленияпроходит через элемент ИЛИ 11 на нулевой вхоц триггера 12. Сигнал совторого выхода блока 7 управления поступает на вторые входы блока 8 элементов И и переносит обратный код извходного счетчика 2 импульсов в регистр 5, а сигнал с третьего выхода блока 7 управления устанавливает 824419 4рой вход которого подключен ко второму входу блока управления, а выход - к единичному входу того же разряда запоминающего регистра, причемтретий выход блока управления подключен к единичным входам всех разрядов счетчика импульсов, единичныйвыход каждого разряда запоминающегорегистра соединен с.входом второгоблока элементов И, выход которого,соединен с единичным входом того жеразряда счетчика импульсов опорнойчастоты, а второй вход - с выходнойшиной выходного формирователя, входкоторого подключен к выходу послед-него разряда счетчика импульсов опорной частоты, введены триггер, дешифратор и элемент ИЛИ, первый вход которого соединен с основным выходом делителя опорной частоты, второй вход -с первым выходом блока управления иуправляющим входом дешифратора, авыход через триггер - со входом счетчика импульсов, причем дополнительныевыходы делителя опорной частоты сое"динены с информационными входами дешифратора, выход которого соединен .йовторым входом триггера.На чертеже представлена стр 1 ктурная электрическая схема устройства.Устройство содержит делитель 1опорной частоты, входной счетчик 2импульсов, входной формирователь 3,счетчик 4 импульсов опорной частоты,регистр 5, запоминающий выходной формирователь 6, блок 7 управления, бло.- ки 8 и Э элементов И, дешифратор 10,элемент ИЛИ 11, триггер 12, вход 13импульсов умножаемой частоты, вход 14импульсов опорной частоты, выход 1540устройства. Счетчик 2 импульсов,.регистр 5 и выходной счетчик 4 импульсов опорной частоты имеют одинаковоечисло разрядов. Нулевые выходы счетч 14 ка 2 импульсов соединены поразряднос первыми входами блока 8 элементов И,4выходы которых поразрядно соединены .с единичными входами регистра 5. Единичные выходы регистра 5 соединеныпоразрядно с первыми входами блока 9элементов И, выходы которых норазрядно соединены с единичными входами регистра 5. Единичные выходы ре гистра 5 соединены поразрядно с пер"выми входами блока 9 элементов И,выходы которых поразрядно соединены Бс единичными входами выходного счетчика 4 импульсов. Дешифратор О пред"ставляет собой, например, многовхо"5 82441 все разряды счетчика 2 импульсов в состояние "1"За один период следования импульсов умножаемой частоты 14 Н на 6 ход счетчика 2 импульсов поступает ко- з личество импульсов частоты 1 пК, рав"ное 1)пК 4,1 ц, Так как в начале пеРиода умножаемой частоты все разряды входного счетчика 2 импульсов устанавливаются в состояние "1", то по10 окончании этого периода во счетчике 2 импульсов фиксируется %испо, равное 10 П 1 К 1 чщц,-1,. При поступлении следующего импульса умножаемой частоты формируется очередная группа из трех 5 сигналов блока 7 управления, нри этом в регистр 5 вносится из счетчика 2 импульсов число 100 ц 1,пв обратном коде, то есть в регистре 5 устанавливается число М 4= Й -ЦК 1 20 где й =2 а е - число разрядов в счетчике 2 импульсов а также в ре)гистре 5 и в счетчике 4 импульсов. Число й , которое представляет собой дополнительный код числа 1 опЬ 4 ЧММ) 2 перейосйтся из регистра 5 в счетчик 4 каждым импульсом переполнения, формируемым на выходе выходного счетчика 4 импульсов и поступающим на вторые . входы блока 9 элементов И через вы- Э 0 ходной формирователь 6 Частота.следования импульсов на выходе формирователя 6 при этом равна Э 5 40 ф 0,ния точности умножения, в него введены триггер, дешифратор и элемент ИЛИ,первый вход которого соединен с основным выходом делителя опорной частоты, второй вход - с первым выходомблока управления и управляющим входомдешифратора, а выход через триггер -со входом счетчика импульсов, причемдополнительные выходы. делителя опорЕсли при поступлении очередной группы сигналов с выхода блока 7 управления триггер 12 установлен в состояние "О" импульсом с основного выхода делителя 1 опорной частоты, то сигнал с первого выхода блока 7 управления подтверждает нулевое состоя" ние триггера 12. При этом сигнал на вход входного счетчика 2 импульсов с выхода триггера 12 не поступает. В данном случае остаточный код, который образовался в делителе 1 опорной частоты, не превышает половины емкости делителя 1 опорной частоты и половины цены младшего разряда счетчика 2 импульсов. Если же к моменту формирования очередной группы сигналов на выходе блока 7 управления триг 9, , 6гер 12 установлен в состояние "1",. то сигнал с.первого, выхода блока 7 управления установит триггер 12 в состояние "О", При этом на вход счетчика 2 импульсов поступает лишний импульс. В данном случае остаточный кбд, который образовался в делителе 1 опорной. частоты к моменту формирования первого сигнала на первом выходе блока 7 управления превьппает полоУвину емкости делителя 1 опорной час. тоты, а, следовательно, и половины цены младшего разряда счетчика 2 импульсов.Таким образом, как показывает схемно-технический анализ, за счет введения триггера 12, дешифратора 10 й элемента ИЛИ .11 устройство позволяет по сравнению с известным увеличить в два раза точность формирования в счетчике 2 импульсов числа импульсов частоты 114-, равную 1 шф ,д. Это позволяет в свою очередь увеличить в два раза точность формирования импульсов выходной частоты на выходе 15 устройства. В случае, если предлагаемое устройство используется для умножения постоянной во времени частоты следования входных периодических импульсов, точность умножения может быть дополнительно увеличена за счет исключения сброса в состояние "О" делителя .1 опорной частоты первым сигналом с выхода блока 7 управления.Технико-экономический эффект от использования предлагаемого устройства определяется теми потерями, которые исключаются в системе использующей устройство, за счет увеличения точности, умножения частоты следования входных импульсов.Формуяа изобретения Устройство для умножения частотыследования периодических импульсов по авт.св. У 357668, о т л и ч а ющ е е с я. тем, что, с целью повыше824419 Составитель В. Чернышево Техред С,Мигунова Корректор М. Костак ое СР каз 2148 82 Раушская наб д. 4/5лиал ППП Патент , г. Ужгород, ул. Проектная, 4 ной частоты соединены с информационными входами дешифратора, выход которого соединен со вторым входом триггера. Тираж 988 ИИПИ Государственно о делам изобретений 3035, Москва, Ж,Источники информации,принятые во внимание при зкспертиэе 1. Авторское свидетельство СССР 9 35766 В, кл, Н 03 К 5/01, 09.03,71.