Импульсный частотно-фазовый детектор

(5 иа 1 ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(57) Изобретение относится к радиотехнике, Цель изобретения - уменьшение зоны нечувствительности при одновременном уменьшении импульсных по в выходном сигнале Устройстворжит два входных формирователяельности импульсов 1 и 2, дваиггера 3 и 4, три элемента И 5,6 и 7 и интегратор 8. В момент совпадения импульсов на входах элемента И 7 и на его выходе формируетсяимпульс сброса, который устанавливает 1)-триггеры 3 и 4 в нулевое состояние. Таким образом, формирование импульса сброса осуществляется безучастия 0-триггеров 3 и 4, которые вэтом случае не вносят задержки в цепьформирования импульса сброса. Цельдостигается введением элемента И 72 ил, 1246334Изобретение относится к радиотехнике и может использоваться всистемах фазовой автоподстройки частоты для слежения за фазой колебания.Цель изобретения - уменьшение зонь 1 нечувствительности при одновремениом уменьшении импульсных помехв выходном сигнале.На фиг.1 приведена структурнаяэлектрическая схема предлагаемогоимпульсного частотно-фазового.детектора; на фиг.2 - диаграммы поясняющие его работу.Импульсный частотно-фазовый детектор (ИЧФД) содержит первый и второй входные формирователи 1 и 2длительности импульсов, первый и второй Р-триггеры 3 и 4, первый 5, второй 6, третий 7 элементы И и интегратор 8,ИЧФД работает следующим образом,На первый вход ИЧФД поступаетаналоговый сигнал с частотой Р , ана второй вход - с частотой Р причем Р 1) Р . После формирователейи 2 имеются соответственно две импульсные последовательности частотойР, (фиг.2 а) и частотой Р фиг,2 б),В исходном положении на выходах Ртриггеров 3 и 4 уровни напряжения напрямых выходах соответствуют логичес.кому О", тогда первый же импульс,поступающий с формирователя 1 импульсов, переключит Р-триггер 3 вединичное состояние (фиг.2 в), в котором он находится до момента совпадения импульсов на входах элемента И 7, а Р-триггер 4 постоянно находится в нулевом состоянии (фиг,2 г),так как на Р-входе Р-триггера 4 в момент прихода входных импульсов имеется постоянный логический "О". В момент совпадения импульсов на входах элемента И 7 на его выходе формируется импульс сброса, который устанавливает Р-триггеры 3 и 4 в ну-. левое состояние, т.е. формирование импульса сброса осуществляется без участия Р-триггеров 3 и 4, которые в этом случае не вносят задержку в цепь формирования импульса сброса, позволяя тем самым осуществлять работу ИЧФД на более высоких частотах, Таким образом, исключение времени задержки Р-триггеров 3 и 4 при формировании импульса сброса приводит к увеличению быстродействия ИЧФД,Первый же импульс на входе Р-триггера 3 после сброса переключает Р- триггер 3 в единичное состояние. Цикл повторяется. Ввиду симметричности схемы при Г,С Г, ИЧФД работает аналогичным образом, только соответственнс Р-триггер 4 переключается теперь в единичное состояние, а Р-триггер 3 удерживается в нулевом состоянии.Таким образом, при неравенствечастот на выходе одного из Р-триггеров постоянно имеется логический "О",на выходе другого - информационныйсигнал с частотной расстройкой. Этотинформационный сигнал проходит черезэлементы И 5 и 6 на интегратор 8 идалее на выход ИЧФД.В случае равенства частот (фиг,2 а,б), т.е. при Р = Р когда ачФО иО с Ь Чс 2 П- где Т - длительность имТпульса на выходе входных формирователей 1 и 2, Т - период следования1импульсов Т = - на одном из выходоврУР-триггеров (в данном случае на выходе Р-триггера 3) формируется импулъсная последовательность, пропорциональная разности фаз входных импульсных последовательностей (фиг.2 в),а на выходе другого Р-триггера имеется постоянный логический О. При2 Ц - сйю в случае равенства частотТГ, = Г на выходе ИЧФД формируется одно из двух экстремальных значенийвыходного напряжения в зависимостиот знака фазового рассогласования.40Изменяя длительность импульсов, поступа.ющих с выхода входных формирователей 1 и 2, можно получать неафкодимый раствор дискриминационной характеристики ИЧФД.4В случае Г, = Г, при нулевомсдвиге фаз мс.= О (фиг.2 д, е) Р-триггеры 3 и 4 одновременно начинают переключаться в единичное состояние(фиг.2 з,к), но на выходе элемента 50 И 7 одновременно формируются импульсы сброса (фиг.2 ж), которые сбрасывают Р-триггеры 3 и 4 в нулевое состаяние. Таким образом при Г = Р,н ьч=. О на выходах Р-триггеров 3 и4 одновременно формируются узкие импульсы, которые в данном случае при Р 1 = Р, и 6 Ч= О являются импульсами помехи,1246334 В этом режиме импульсные помехи, поступающие на входы элементов И 5 и 6, противофазны,так как входы элементов И 5 и 6 подключены к прямым и инверсным выходам 0-триггеров 3 и 4. В этом случае на выходе элементов И 5 и 6 имеется постоянный логический "О", т.е. импульсные помехи не проходят на выход элементов И 5 и 6 (фиг.2 л) и, соответ ственно, отсутствуют в выходном сиг- нале ИЧФД (фиг.2 м). Формула изобретения 1 Импульсный частотно-Фазовый детектор, содержащий первый и второй входные формирователи длительности импульсов, последовательно соединен ные первые 0-триггер и элемент И, последовательно соединенные вторые 0-триггер и элемент И, причем выходы первого и второго входных формироваь" а,Составитель И.ГрабилинРедактор Н.Бобкова Техред Л.Олейник тор М.Пожо аказ 4020/54 Тираж 816 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаушПодпис комитета СССРи открытийская наб., д, 4/5 предприятие, г.ужгород, ул. Проектная, 4 изводственно-полиграфиче телей длительности импульсов соединены с входами синхронизации первогои второго 0-триггеров соответственно,и интегратор, выход которого является выходом импульсного частотно-фазового детектора, о т л и ч а ю -щ и й с я тем, что, с целью уменьшения зоны нечувствительности при одновременном уменьшении импульсных помех в выходном сигнале, в него введен третий элемент И, первый и второй входы которого подключены к входам синхронизации первого и второго0-триггеров соответственно, а выход -к их объединенным входам сброса, приэтом 0-вход первого 0-триггера подклю.чен к второму входу первого элемента И и к инверсному выходу второго0-триггера, 0-вход которого соединенс инверсным выходом первого 0-триггера и с вторым входом второго элемента И, выходы первого и второгоэлементов И подключены к соответствующим входам интегратора.